1 / 25

第三章 存储 、中断、总线与 I/O 系统

第三章 存储 、中断、总线与 I/O 系统. 目录. 存储系统的基本要求和并行主存系统 中断系统 总线系统 输入 / 输出系统. 存储系统的基本要求. 要求： 大容量、高速度和低价格 存储器的容量 W ：存储体的字长（位、字节） l ： 每个存储体的字数 m ：并行工作的存储体个数. 存储器的存取速度 访问时间 是存储器从接到访存读申请，到信息被读到数据总线上所需的时间 存储周期 是连续启动一个存储体所需要的间隔时间 频宽（带宽） 存储器可提供的数据传送速率，一般用每秒钟传送的信息位数（或字节数）来衡量 单体的频宽

brody-wyatt
Download Presentation

第三章 存储 、中断、总线与 I/O 系统

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三章 存储、中断、总线与I/O系统

  2. 目录 • 存储系统的基本要求和并行主存系统 • 中断系统 • 总线系统 • 输入/输出系统

  3. 存储系统的基本要求 要求：大容量、高速度和低价格 • 存储器的容量 • W：存储体的字长（位、字节） • l： 每个存储体的字数 • m：并行工作的存储体个数

  4. 存储器的存取速度 • 访问时间 是存储器从接到访存读申请，到信息被读到数据总线上所需的时间 • 存储周期 是连续启动一个存储体所需要的间隔时间 • 频宽（带宽） 存储器可提供的数据传送速率，一般用每秒钟传送的信息位数（或字节数）来衡量 • 单体的频宽 • m个分体的最大频宽 • 实际频宽 < 最大频宽

  5. 存储器的价格 • 总价格C • 每位价格c

  6. 举例：频宽平衡 • 假定一台计算机200MIPS（2亿次） • CPU取指令：200MW/s 指令字长为一个字W • CPU取操作数和保存结果：400MW/s • 各种I/O：5MW/s • 总和：605MW/s , 假定存储器字长为一个字 • 主存的访问周期( 1/605=0.0016528)《=16.5ns • 实际上，主存（DRAM）(动态随机存储器) 在200ns内。 • 相差100倍。

  7. 解决： • 并行主存 • 设置各种Cache • 采用存储体系，特别是Cache存储体系

  8. 单体单字存储器 读出寄存器 W位 地址寄存器

  9. 单体多字存储器 单字长寄存器 W位 W位 W位 W位 W位 地址寄存器

  10. 地址寄存器0 地址寄存器1 地址寄存器2 地址寄存器3 多体单字交叉存取存储器 CPU IOP 总 线 控 制 M0 M1 M2 M3 存 控（主存控制部件）

  11. #0 #1 #2 …… #m-1 t Tm m个存储体分时启动 • 实际上是一种采用流水线方式工作的并行存储器,理论上，存储器的速度可望提高n倍每存储体的启动间隔t为：其中：n为存储体个数Tm为每个存储体的访问周期

  12. 模m低位交叉编址 • 地址A = m * i+j；i=0,1,2…l-1 j = 0,1,2… m-1 • 寻址规则： • 体地址j = A mod m (A % m) • 体内地址i = A / m • : 0, m, 2m, ………m(l-1)+0 • : i, m + i, 2m + i, ………m(l-1)+I • 适合于单处理机内的数据存取和带Cache的主存

  13. 模4低位交叉编址

  14. MBR MBR MBR 存储体0 存储体1 存储体n-1 …… MAR MAR MAR …… 译码器 存储器地址寄存器（高位） （低位）

  15. 模m高位交叉编址 • 地址A = m*j+i；i=0,1,2…l-1 ;j=0,1,2… m-1 • 寻址规则： • 体地址j = A / l • 体内地址I = A mod l (A % l) • : 0, 1, 2, ……l-1 • : il, il + 1, ………(i+1)l –1 • 适合于共享存储器的多机系统，适用于指令和数据分别存于不同分体中

  16. MBR MBR MBR 存储体0 存储体1 存储体n-1 …… MAR MAR MAR …… 译码器 （高位） 存储器地址寄存器（低位）

  17. 混合编址 • 按高位分为模块，模块内按低位交叉 • 控制复杂，不常采用 • 并行主存系统 能并行读取多个CPU字的单体多字、多体单字或多体多字的交叉存储主存系统。

  18. 定量分析主存频宽与分体数m、转移概率λ的关系定量分析主存频宽与分体数m、转移概率λ的关系 设对具有m路独立模体的并行主存系统， CPU发出地址 的访存申请队 列，假定： （1）在每一个主存周期之前，扫描队列，截取 （2） 是在k个地址中没有两个或两个以上的地址处于同一模体中，显然, k <= m （3）截取的k个地址的队列，能同时访问k个模体，k = 1,2,…m

  19. 另设：P(k)表示申请长度为k，且不冲突的概率密度函数。显然k的平均值： 设转移概率λ：给定指令的下一条指令地址为非顺序地址的概率。 则:

  20. 带入上式： 由数学归纳法得： 是一个等比级数，因此：

  21. 用归纳法证明

  22. 用归纳法证明（续）

  23. B 字数/主存周期 16 14 12 m=16 10 8 6 m=8 4 m=4 2 0.2 0.4 0.6 0.8 1.0 说明 • λ=1时， B= 1 • λ=0时， B= m ,效率最高 • λ> 0.3时，m=4、8、16的B差别不大 • λ< 0.1时,m值的大小对B的改进会有显著影响 • 一般取m<=8 m = 2,4,8 • 对数据来讲，由于随机性大，因此靠加大m不一定满足要求。 转移概率

  24. 举例 • 设访存申请队列的转移概率λ为25%，比较在模32和模16的多体单字交叉存储器中，每一个周期能访问到的平均字数。 • 每一个周期能访问到的平均字数为： • 将λ=25%，m=32代入上式，可求得： • 将λ=25%，m=16代入上式，可求得： • 将λ=25%，m=8代入上式，可求得：

  25. 结论 • 从最坏情况考虑，设所有申请（包括指令和数据）都是全随机的，Hellerman用单来单服务、先来先服务的排队论模型进行模拟，可得出随m的提高，主存频宽只是以近似 的关系改善。 • 当然，指令流和数据流也不会是全随机的，因此，B的值总是会比 的值要大 • 正是因为程序的转移概率不会很低，数据分布的离散性较大，所以单靠增大m来提高并行主存系统的频宽是有限的，而且性能价格比还会随m的增大而下降，就必须从系统结构上进行改进，采用存储体系

More Related