680 likes | 804 Views
第三章 组合逻辑电路. 3.1 组合逻辑电路的分析与设计 (34). 3.2 常用组合逻辑电路 ( 36 ). 3.3 组合电路中的竞争冒险 ( 44 ). 3.1 组合逻辑电路的分析与设计. 组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合,而与电路的原状态无关 。 组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。. 每一个输出变量是全部 或部分输入变量的函数: L 1 = f 1 ( A 1 、 A 2 、 … 、 A i ) L 2 = f 2 ( A 1 、 A 2 、 … 、 A i ) ……
E N D
第三章组合逻辑电路 3.1 组合逻辑电路的分析与设计(34) 3.2 常用组合逻辑电路(36) 3.3 组合电路中的竞争冒险(44)
3.1 组合逻辑电路的分析与设计 组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合,而与电路的原状态无关。 组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。 每一个输出变量是全部 或部分输入变量的函数: L1=f1(A1、A2、…、Ai) L2=f2(A1、A2、…、Ai) …… Lj=fj(A1、A2、…、Ai)
一、组合逻辑电路的分析方法 分析过程一般包含以下几个步骤: 例3.1.1:组合电路如图所示,分析该电路的逻辑功能。
二. 组合逻辑电路的设计方法 例3.1.2:一个水容器,A为水面上限,C为水面下限,B介于A、C之间,在A、B、C处分别装有三个电极,浸没电极时有信号发出,用来进行状态显示。水面在A、B之间,为正常状态,点亮绿灯G;水面在B、C之间或A以上,为异常状态,点亮黄灯Y;水面在C以下,为危险状态,点亮红灯R。用与非门设计一个电路,实现上述逻辑关系。 解:(1)列真值表:
表3-2 例3-2的真值表 (1)确定输入、输出变量并进行状态赋值。 输入为A、B、C,浸没时为 1,未浸没时为0 输出为G、Y、R,点亮时为1,灯灭时为0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 X 1 X X X 0 0 1 X 0 X X X 1 1 0 X 0 X X X 0 设计过程的基本步骤: (2)列真值表: (3)画卡诺图并化简。 (4)画逻辑图。
BC BC BC 10 10 10 00 00 00 01 01 01 11 11 11 A A A 0 1 0 1 0 0 0 0 0 1 0 0 X X X X X X 1 0 0 1 1 1 X X X X X X a.G的卡诺图 b.Y的卡诺图 为了用与非门来实现这个电路,再将上述表达式转换为与非-与非表达式: c.G的卡诺图
真 值 表 输 入 输 出 I0 I1 I2 L0 L1 L2 0 0 0 1 × × 0 1 × 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 例3.1.3:设计一个电话机信号控制电路。电路有I0(火警)、I1(盗警) 和I2(日常业务)三种输入信号,通过排队电路分别从L0、L1、L2输出, 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时,应 首先接通火警信号,其次为盗警信号,最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路7400(每片含 4个2输入端与非门)实现 解:(1)列真值表: (2)由真值表写出各输出的逻辑表达式:
(3)根据要求,将上式转换为与非表达式: (4)画出逻辑图:
真 值 表 输出(余3码) 输出(8421码) A3 A2 A1 A0 L3 L2 L1 L0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 例3.1.4:设计一个将余3码变换成8421码的组合逻辑电路。 解:(1)根据题目要求,列出真值表:
A1 A1 × × × × 0 0 × × 0 0 0 0 1 0 0 0 A2 A2 0 1 × × × × × × A3 A3 1 0 0 1 1 0 0 1 A0 A0 (2)用卡诺图进行化简。(注意利用无关项)
A1 A1 × × × × 0 0 × × 0 1 1 0 0 0 1 1 A2 A2 0 1 × × × × × × A3 A3 0 1 1 0 0 0 1 1 A0 A0
逻辑表达式: (3)由逻辑表达式画出逻辑图。
3.2 常用组合电路 一.编码器 编码——将某一特定的逻辑信号变换为二进制代码。 能够实现编码功能的逻辑部件称为编码器。
解:(1)列出真值表: 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 (2)由真值表写出各输出的逻辑表达式为: 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
0 1 0 1 • 重新整理得: (3)由表达式画出逻辑图: 0 EWB举例-编码器
3位二进制编码器真值表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 (一)普通编码器 3位二进制编码器:8个输入端,3个输出端,常称为8线—3线编码器。
由真值表写出各输出的逻辑表达式为: 用门电路实现逻辑电路:
(二)优先编码器——允许同时输入两个以上信号,并按优先级输出。(二)优先编码器——允许同时输入两个以上信号,并按优先级输出。 集成优先编码器举例——74148(8线-3线) 注意:该电路为反码输出。EI为使能输入端(低电平有效),EO为使能输出端(高电平有效) ,GS为优先编码工作标志(低电平有效)。
1.编码器的扩展 用两片74148优先编码器串行扩展实现的16线—4线优先编码器 四.编码器的应用
2线—4线译码器真值表 输 入 输 出 EIAB Y0 Y1 Y2 Y3 • × × 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 二. 译码器 译码器——将输入代码转换成特定的输出信号 例:2线—4线译码器
写出各输出函数表达式: 画出逻辑电路图: EWB举例-译码器
4线-10线译码器74LS42真值表 输 入 输 出 A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y 13 12 11 10 14 9 15 8 6 7 5 4 3 2 1 0 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y 3 2 1 7 3 7 6 4 0 6 5 1 5 5 4 0 74LS138(2) 74LS138(1) G A G A G G A G G A A A 1 2 1 2 2A 2B 1 2A 2B 1 0 0 1 E A A A A 3 2 1 0 译码器的应用 1.译码器的扩展 用两片74138扩展为4线—16线译码器
L & Y Y Y Y Y Y Y Y 2 7 6 5 4 3 1 0 74LS138 G A G G A A 1 2 2A 2B 1 0 A 1 B C 0 0 2.实现组合逻辑电路 解:将逻辑函数转换成最小项表达式, 再转换成与非—与非形式。 例3.2.1试用译码器和门电路实现逻辑函数: =m3+m5+m6+m7 用一片74LS138加一个与非门 就可实现该逻辑函数。 EWB举例-译码器组成函数发生器
真值表 输 入 输 出 AB C LF G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0 0 例3.2.2已知某组合逻辑电路的真值表,试用译码器和门电路设计该逻辑电路。 解:写出各输出的最小项表达式,再转换成与非—与非形式:
与非—与非形式: G F L & & & Y Y Y Y Y Y Y Y 7 3 6 2 1 5 4 0 74LS138 G A G G A A 1 2 2A 2B 1 0 A 1 B C 0 0 用一片74LS138加三个与非门就可实现该组合逻辑电路。 可见,用译码器实现多输出逻辑函数时,优点更明显。
3.构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。
数据分配器功能表 地址选择信号 输 出 A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 D=D0 D=D1 D=D2 D=D3 D=D4 D=D5 D=D6 D=D7 用译码器设计一个“1线-8线”数据分配器
与非—与非形式: 用一片74LS138加三个与非门就可实现该组合逻辑电路。 可见,用译码器实现多输出逻辑函数时,优点更明显。
3.构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。
数据分配器功能表 地址选择信号 输 出 A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 D=D0 D=D1 D=D2 D=D3 D=D4 D=D5 D=D6 D=D7 用译码器设计一个“1线-8线”数据分配器
四、数字显示译码器 数字显示器分类: 按显示方式分,有字型重叠式、点阵式、分段式等。 按发光物质分,有发光二极管(LED)式、荧光式、液晶显示等。 1.七段式LED显示器
共阳极: 共阴极: g a c d b e f LT BI/RBO 74LS48 RBI A A A A 3 1 0 2 LED显示器有两种结构: 2.七段显示译码器74LS48 7448是一种与共阴极数字显示器配合使用的集成译码器。
七段显示译码器74LS48的功能表 功能 (输入) 输 入 输入/输出 输 出 显示 字形 LT RBI A3 A2 A1 A0 BI/RBO a b c d e f g 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 灭灯 灭零 试灯 1 1 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × × × 1 0 0 × 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 × × × × 0 0 0 0 × × × × 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1
74LS48的逻辑功能: (1)正常译码显示。LT=1,BI/RBO=1时,对输入为十进制数l~15的二进制码(0001~1111)进行译码,产生对应的七段显示码。 (2)灭零。当LT=1,而输入为0的二进制码0000时,只有当RBI =1时,才产生0的七段显示码,如果此时输入RBI =0,则译码器的a~g输出全0,使显示器全灭;所以RBI称为灭零输入端。 (3)试灯。当LT=0时,无论输入怎样,a~g输出全1,数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 (4)特殊控制端BI/RBO。BI/RBO可以作输入端,也可以作输出端。 作输入使用时,如果BI=0时,不管其他输入端为何值,a~g均输出0,显示器全灭。因此BI称为灭灯输入端。 作输出端使用时,受控于RBI。当RBI=0,输入为0的二进制码0000时,RBO=0,用以指示该片正处于灭零状态。所以,RBO又称为灭零输出端。
将BI/RBO和RBI配合使用,可以实现多位数显示时的“无效0消隐”功能。将BI/RBO和RBI配合使用,可以实现多位数显示时的“无效0消隐”功能。
三、数据选择器 集成数据选择器74LS151的真值表 输 入 输 出 使 能 地 址 选 择 Y Y G A2 A1 A0 1 0 0 0 0 0 0 0 0 × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7
数据选择器的应用 1.数据选择器的通道扩展 用两片74151组成 “16选1”数据选择器
L Y Y 74LS151 D A A D D D G A D D D D 0 2 1 4 2 1 0 7 6 5 3 0 1 A B C 2.实现组合逻辑函数 L=AB+BC+AC (1)当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数。 例4.3.1用8选1数据选择器74LS151实现逻辑函数: 解:将逻辑函数转换成最小项表达式: =m3+m5+m6+m7 画出连线图。
真值表 (2)当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例4.3.2试用4选1数据选择器实现逻辑函数: 解:将A、B接到地址输入端,C加到适当的数据输入端。 作出逻辑函数L的真值表,根据真值表画出连线图。
四、 数值比较器 • 1.1位数值比较器 • 列出真值表 由真值表写出逻辑表达式: 数值比较器——比较两个位数相同的二进制数的大小 由表达式画出逻辑图。