1 / 48

正反器的應用

正反器的應用. 當 計數器 電路結構相同，輸出方式不同 當 除頻器 當 暫存器 （ register ）與 記憶體 （ memory ）： 基本元件為 D 型正反器。. 計數器的基本電路. 計數器通常用來計算脈波或事件發生的次數。 計數器的基本電路就是 T 型正反器。 T 型正反器可當除2的除頻器。 計數器依照操作方式可分為兩大類 ︰ ( 1 ) 同步計數器 ( 2 ) 漣波（非同步、異步）計數器. 電路與時序圖. (a) 電路. (b) 輸入與輸出波形（時序圖）. ▲ 圖 8-1 除以 2 電路. 漣波計數器. 電路接法：

larue
Download Presentation

正反器的應用

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 正反器的應用 當計數器 • 電路結構相同，輸出方式不同 當除頻器 當暫存器（register）與記憶體（memory）： 基本元件為D型正反器。

  2. 計數器的基本電路 • 計數器通常用來計算脈波或事件發生的次數。 • 計數器的基本電路就是T型正反器。 • T型正反器可當除2的除頻器。 • 計數器依照操作方式可分為兩大類︰ • (1)同步計數器 • (2)漣波（非同步、異步）計數器

  3. 電路與時序圖 (a) 電路 (b) 輸入與輸出波形（時序圖） ▲圖8-1 除以2電路

  4. 漣波計數器 電路接法： 漣波計數電路是把正反器接成異步的T型（JK並接再接 ），前級的輸出連接到後級的CK端，以前級輸出的脈波信號當後級的時脈信號。 種類︰ 往上數除 （n：正反器個數） 往下數除 上/下數除 往上數除N（ ）

  5. 往上數除 計數器 1. 接法︰ 在負緣激發的正反器中，往上數除　電路，是把前級的標準輸出（Q）連接到後級的CK端，正反器JK並接再接 "1"。 2. 特性︰ • (1) 狀態數= 除頻數（模數）= （n為正反器個數） • (2) 最大計數值 == 模數 - 1 • (3) 計數範圍： • (4) 脈波數愈多，計數值愈大

  6. 電路與時序圖 (a)電路 (b)時序圖 ▲ 圖8-2 4位元上數計數器

  7. 4位元上數計數器的狀態表 ▼表8-1 4位元上數計數器的狀態表 計數值增1，稱往上數 計數值增1，稱往上數

  8. 往下數除 計數器 1. 接法︰ • 在負緣激發的正反器中，往下數除　 電路，是把前級的標準輸出（　）連接到後級的CK端，正反器JK並接再接 "1"。 2. 特性︰ • 與往上數除 相同，唯一不同處為脈波數愈多，計數位值愈小。

  9. 3位元下數計數器電路與時序圖 (a)電路 (b)時序圖 ▲圖8-3 3位元下數計數器

  10. 3位元下數計數器的狀態表 ▼表8-2 3位元下數計數器的狀態表 計數值減1，稱往下數

  11. 上/下數除 計數器 在計數電路的兩正反器間加入信號選擇電路S。 • a.負緣激發： • b. 正緣激發：

  12. 上/下數計數器的電路 ▲圖8-4 上∕下數計數器

  13. 上/下計數器的功能表 ▼表8-3 上/下數計數器的功能表

  14. 上/下數控制電路的改良 (a) 方法一 (b) 方法二 ▲圖8-5 上/下數控制電路的改良

  15. 正緣觸發的上/下數控制電路 ▲圖8-6 正緣觸發的上/下數控制電路

  16. 往上數除N計數器 1. 原理：在往上數除 電路中，在 N值時，使計數器 歸零，重新再數。 2. 設計步驟： (1) 求出所需正反器的數目n，使 。 (2) 將N值化二進位值。 (3) 將正反器接成往上數除　電路，並將所有正反器的清除 接腳並接。 (4) 將對應於N的二進位值中，諸“1”的正反器標準輸出端接 到AND閘的輸入端，再將NAND閘的輸出端 接到所有 正反器的清除接腳。

  17. 自停式計數器 ▲圖8-8 自停式計數器

  18. 漣波計數器的延遲 ▲圖8-9 漣波計數器的延遲

  19. 循序邏輯的設計步驟 2.建立狀態表 4.推導次態表與輸出表 6.產生次態方程式 8.電路裝配與測試 1.描述與分析電路功能 3.化簡狀態表 5.選擇正反器 7.繪出邏輯電路圖

  20. 4模同步計數器的設計流程圖-1 2. 列出所需正反器的個數及激勵表：4 模計數器，須使用2個JK正反 器（A 、B），JK正反器的激勵表如下所示 1. 列出計數器的狀態表 3. 填入各個正反器的 激勵值如右所示

  21. 4模同步計數器的設計流程圖-2 4. 求出各正反器的次態方程式 5. 依各正反器的次態方程式繪出電路圖

  22. 同步計數器的設計步驟-1 1. 列出計數器的狀態表 ▼表8-5 16模計數器的狀態表(1)

  23. 同步計數器的設計步驟-2 ▼表8-6 16模計數器的狀態表(2) 接下頁…

  24. 同步計數器的設計步驟-3 ▼表8-6 16模計數器的狀態表(2)

  25. 同步計數器的設計步驟-4 2. 列出所需正反器的個數及激勵表 激勵表中列出假如正反器的某一狀態，而下一刻想要變成另外某種狀態（次態），它的正反器應輸入什麼樣的值。正反器的激勵表可由正反器的真值表產生。 ▼表8-7 JK正反器的激勵表

  26. 同步計數器的設計步驟-5 3. 填入各正反器的激勵值 ▼表8-9 16模計數器的狀態表與激勵表 接下頁…

  27. 同步計數器的設計步驟-6 ▼表8-9 16模計數器的狀態表與激勵表

  28. 同步計數器的設計步驟-7 4. 求出各正反器的控制（次態）方程式 (a) JA = 1 (b) KA = 1 (c) JB = QA (d) KB = QA • ▲圖8-11 JA、 KA、 JB、 KB、 JC、 KC、 JD、 KD的卡諾圖化簡

  29. 同步計數器的設計步驟-8 (e) JC = QA QB (f) KC = QA QB (g) JD = QA QB QC (h) KD = QA QB QC • ▲圖8-11 JA、 KA、 JB、 KB、 JC、 KC、 JD、 KD的卡諾圖化簡

  30. 同步計數器的設計步驟-9 5. 繪製電路 ▲圖8-12 並式進位同步計數器

  31. 同步計數器的設計步驟-10 • ▲圖8-13 漣波進位同步計數器

  32. 同步計數器的模數分析 1. 依電路連接的方式，列出各正反器之各輸入端的輸入方程式。 2. 假設每個正反器的初始值為0。 3. 將現態輸入值代入各正反器的各輸入方程式中，求出各正反器輸入腳的輸入值。 4. 參考正反器的輸入/輸出特性表，求出各正反器的次態輸出值。 5. 再將次態輸出值當做現態輸入值，重複步驟3與步驟4，直到各正反器的輸出均回到初始值。 6. 計算模數。

  33. 漣波計數器的串接-1 ▲圖8-15 漣波計數器的串接

  34. 同步計數器的串接-2 ▲圖8-16 同步計數器的串接

  35. 狀態表化簡-1 1. 狀態相等： ▼表8-10 狀態相等

  36. 狀態表化簡-2 2. 狀態等值： ▼表8-11 狀態等值（例1） ▼表8-12 狀態等值（例2）

  37. 以直接法化簡狀態表-1 此兩列狀態相等，得知S0 = S1 刪除狀態為 S1之列

  38. 以直接法化簡狀態表-2 刪除狀態為 S1之列 將次態為 S1者以S0取代

  39. 以隱含表法化簡狀態表-1 1. 建立一個包含所有狀態的 方格圖 ▼表8-22 狀態表 ▲圖8-18 有5個狀態數（S0~S4） 的階梯式方格圖

  40. 以隱含表法化簡狀態表-2 2. 將狀態表中的每一列相互 比較 3. 逐一檢查每個方格 ▲圖8-19 填表 ▲圖8-20 檢查隱含配對方格

  41. 以隱含表法化簡狀態表-3 4. 若步驟3中有新加入的 "×"，則重複執行步驟3 5. 對空白方格及所有不含 "×"的i-j方格，表示其狀態相 等，以相對應的狀態取代 ，即可得到最簡狀態表。 ▼表8-23 最簡狀態表 ▲圖8-21 已沒有新的 "×" 可填入

  42. 多個時序輸入的電路設計實例-1 1. 描述與分析電路功能 2. 建立狀態表 ▼表8-26 狀態表

  43. 多個時序輸入的電路設計實例-2 3. 化簡狀態表 ▼表8-27 化簡狀態表

  44. 多個時序輸入的電路設計實例-3 4. 選擇正反器 ▼表8-28 D型正反器的激勵表

  45. 多個時序輸入的電路設計實例-4 5. 產生次態方程式 　　之次態方程式： 　之次態方程式：

  46. 多個時序輸入的電路設計實例-5 (a) D1的卡諾圖化簡 (b) D0的卡諾圖化簡 ▲ 圖8-25 D1及D0的卡諾圖化簡 • 輸出Y的方程式：

  47. 多個時序輸入的電路設計實例-8 6. 繪出邏輯電路圖 ▲ 圖8-26 邏輯電路圖

  48. 未化簡狀態表的邏輯電路 ▲ 圖8-27 未化簡狀態表的邏輯電路圖

More Related