1 / 21

メモリデバイス 内部構造と実例

メモリデバイス 内部構造と実例. ディジタル回路 天野英晴. 半導体メモリの分類. ROM(Read Only Memory) Mask ROM 書き換え不能 PROM(Programmable ROM)  プログラム可 One Time PROM  一回のみ書き込める Erasable PROM  消去、再書き込み可能 UV EPROM  (紫外線消去型) EEPROM (電気的消去可能型)  FLASH Memory RAM  ( RWM) : 読み書き可能型 SRAM(Static RAM) DRAM(Dynamic RAM). 急速に発達

mattox
Download Presentation

メモリデバイス 内部構造と実例

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. メモリデバイス 内部構造と実例 ディジタル回路 天野英晴

  2. 半導体メモリの分類 • ROM(Read Only Memory) • Mask ROM 書き換え不能 • PROM(Programmable ROM) プログラム可 • One Time PROM 一回のみ書き込める • Erasable PROM 消去、再書き込み可能 • UV EPROM (紫外線消去型) • EEPROM (電気的消去可能型) FLASHMemory • RAM (RWM): 読み書き可能型 • SRAM(StaticRAM) • DRAM(DynamicRAM) 急速に発達 他のROMを 駆逐しつつある

  3. メモリチップ外観

  4. メモリの基本構造 Memory Cell Address Sense Amp Data Selecter I/Oバッファは 3ステート I/O Buffer

  5. SRAM(StaticRAM) • 通常のSRAMは、メモリ素子として基本的な使い方を行う:実例 日立628511 • 連続転送機能を強化したSSRAM(SynchronousSRAM)が登場、高速大容量転送に用いられる • 4Mbit/Chip程度

  6. SRAM型のメモリセル構造 Word Bit Bit 最も基本に忠実な6トランジスタ方式:安定なので よく用いられる

  7. フラッシュメモリ • EEPROM型の発展:小型化のために選択ゲートを用いず、ブロック単位で消去を行う. • NOR型、NAND型、DINOR型、AND型等様々な構成法がある. • オンチップ用:高速消去可能NOR型 • ファイルストレージ用:大容量のNAND型 • 実例:東芝TD58シリーズ • NOR型、基本の読み出し動作は簡単 • 消去、再書き込みシーケンスは複雑 • 16Mbit/Chip(NAND型はより大容量)

  8. フラッシュメモリの読み出し (電荷が存在しない場合)フラッシュメモリの読み出し (電荷が存在しない場合) Hレベル Word Bit ONにより電圧低下

  9. フラッシュメモリの読み出し (電荷が存在する場合)フラッシュメモリの読み出し (電荷が存在する場合) Hレベル Word しかし電荷でマイナス電位 Bit 依然としてOFFで 電圧低下しない

  10. フラッシュメモリへの書き込み  書き込み 9V ゲート 0V 5V ソース ドレイン 高電圧によりドレイン側から ホットエレクトロンを注入

  11. フラッシュメモリへの消去  消去 -9V ゲート 5V ソース ドレイン トンネル効果により電荷を引き抜く

  12. DRAM(DynamicRAM) • 記憶はコンデンサ内の電荷によって行う • リフレッシュ、プリチャージが必要 • 256Mbit/Chipの大容量 • 連続転送は高速 • SDRAM(SynchronousDRAM)の普及

  13. Raw Address Column Address DRAMの構造 Memory Cell Sense Amp Data Selecter I/O Buffer

  14. 行 有効 DRAMの基本的な利用法 アドレス RAS CAS データ

  15. DRAMの記憶部分 D W 記憶用コンデンサ 基準用コンデンサ

  16. D=H W=H Hレベルの書き込み 記憶用コンデンサ 基準用コンデンサ

  17. D=L W=H Lレベルの書き込み 記憶用コンデンサ 基準用コンデンサ

  18. Hレベルの読み出し D W=H レベルの 変化が 少ない 記憶用コンデンサ 基準用コンデンサ

  19. Lレベルの読み出し D W=H レベルの 変化が 大きい 記憶用コンデンサ 基準用コンデンサ

  20. DRAMアクセスの特徴 • 破壊読出しなので、書き戻しが必要 • 微小電位を検出するセンスアンプが必要 • 基準コンデンサを充電するためのプリチャージ時間が必要 • ほっておくと電荷が放電してしまうので、リフレッシュが必要 SRAMに比べて使い難い

  21. DRAMのまとめ • SRAMの4倍程度集積度が大 • 使い難いが、連続アクセスは高速 • 転送はますますパケット化する傾向にある • 同期DRAM • Rambus型DRAM

More Related