1 / 3

mgr inż. Adam Dziekoński Katedra Inżynierii Mikrofalowej i Antenowej. WETI PG

Życiorys. mgr inż. Adam Dziekoński Katedra Inżynierii Mikrofalowej i Antenowej. WETI PG. Urodzony: 14.01.1985 r. Wykształcenie: 2004-2009 studia na kierunku Elektronika, Wydział ETI PG, specjalność: Inżynieria Komunikacji Bezprzewodowej

mura
Download Presentation

mgr inż. Adam Dziekoński Katedra Inżynierii Mikrofalowej i Antenowej. WETI PG

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Życiorys mgr inż. Adam DziekońskiKatedra Inżynierii Mikrofalowej i Antenowej. WETI PG Urodzony: 14.01.1985 r. Wykształcenie: • 2004-2009 studia na kierunku Elektronika, Wydział ETI PG, • specjalność: Inżynieria Komunikacji Bezprzewodowej • 2000-2004 szkoła średnia - I Liceum Ogólnokształcące im. Tadeusza Kościuszki w Łomży, Praca zawodowa: • od 2011 informatyk na katedrze Inżynierii Mikrofalowej i Antenowej , Wydział ETI PG życiorys publikacje temat pracy

  2. Publikacje Całkowita liczba publikacji: 8 (4 - ISI, 4 - konferencyjne) • Najistotniejsze publikacje związane z tematem pracy: • „GPU Acceleration of MultilevelSolvers for Analysis of MicrowaveComponentsWithFinite Element Method” Dziekonski, A.; Lamecki, A.; Mrozowski, M.; Microwave and WirelessComponentsLetters, IEEE , vol.21, no.1, pp.1-3, Jan. 2011 • „A MemoryEfficient and Fast SparseMatrixVectorProduct on a GPU” A. Dziekonski, A. Lamecki, M. MrozowskiProgress In ElectromagneticsResearch, vol. 116, 49-63, 2011. • "Tuning a HybridGPU-CPUV-CycleMultilevelPreconditioner for SolvingLarge Real and Complex Systems of FEM Equations”, Dziekonski, A.; Lamecki, A.; Mrozowski, M.; • Antennas and WirelessPropagationLetters, IEEE, • vol.10, no., pp.619-622, 2011

  3. Optymalizacja wydajności obliczeniowej metody elementów skończonych  w architekturze CUDA Najważniejsze cele pracy: • Opracowanie dedykowanej akceleratorom graficznym w architekturzeCUDA implementacji metody elementów skończonych   pozwalającej na szybką numeryczną analizę anten i filtrów mikrofalowych • Przyspieszenie jednej z najważniejszych operacji mnożenia macierzy rzadkiej przez wektor na akceleratorze graficznym Teza pracy: 1. Współczesne karty graficzne zgodne z architekturą CUDA  umożliwiają efektywną realizację obliczeń numerycznych niemal wszystkich etapów rozwiązania problemów elektromagnetycznych metodą elementów skończonych. 2. Uzyskanie dużej wydajności obliczeń przy rozwiązywaniu wielkich rzadkich układów równań liniowych metodami iteracyjnymi za pomocą akceleratorów graficznych wymaga: a) zastosowania wielopoziomowego operatora ściskającego z ważoną relaksacją Jakobiego b) zastosowania nowego formatu zapisu macierzy rzadkiej Sliced ELLR-T c) wykorzystania CPU do bezpośredniego rozwiązania układu dla poziomu zerowego  3. Nowy format zapisu macierzy rzadkiej Sliced ELLR-T umożliwia uzyskanie większej szybkości  operacji mnożenia macierzy rzadkiej  przez wektor niż standardowe procedury biblioteki CuSparse wykorzystujące format CRS. życiorys publikacje temat pracy

More Related