1 / 47

第三章 存储系统

第三章 存储系统. 存储器概述 随机读写存储器 只读存储器和闪速存储器 高速存储器 cache 存储器 虚拟存储器 存储保护. 3.1 存储器概述. 3.1.1 存储器的分类 存储元 存储单元 存储器 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法 :. 按存储介质分为： 半导体存储器 磁表面存储器 光存储器. 按存储方式分为： 随机存储器 顺序存储器. 按存储器的读写功能分为： 只读存储器 (ROM) 随机读写存储器 (RAM). 按信息的可保存性分为： 非永久记忆的存储器 永久记忆性存储器.

palmer-bolton
Download Presentation

第三章 存储系统

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三章 存储系统 • 存储器概述 • 随机读写存储器 • 只读存储器和闪速存储器 • 高速存储器 • cache存储器 • 虚拟存储器 • 存储保护

  2. 3.1 存储器概述 3.1.1 存储器的分类 存储元 存储单元 存储器 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法: 按存储介质分为： • 半导体存储器 • 磁表面存储器 • 光存储器 按存储方式分为： • 随机存储器 • 顺序存储器

  3. 按存储器的读写功能分为： 只读存储器(ROM) 随机读写存储器(RAM) 按信息的可保存性分为： 非永久记忆的存储器 永久记忆性存储器

  4. 按在计算机系统中的作用分为： • 主存储器 • 辅助存储器 • 高速缓冲存储器 • 控制存储器

  5. 3.1.2 存储器的分级结构 高速缓冲存储器（cache） 主存储器 多级存储器体系结构 内存储器 外存储器 CPU能直接访问 磁盘存储器 磁带存储器 光盘存储器 CPU不能直接访问

  6. 3.1.3 主存储器的技术指标

  7. 3.2 随机读写存储器 常用的RAM按半导体材料分为： • 双极型（TTL）半导体存储器 • 金属氧化物（MOS）半导体存储器 根据存储信息机构的原理分为： • 静态MOS存储器（SRAM） • 动态MOS存储器（DRAM）

  8. 3.2.1 SRAM存储器 1. 基本存储元 基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。

  9. 六管SRAM存储元电路

  10. 低电平 高电平 写操作 1 0

  11. 低电平 高电平 读操作

  12. 2. SRAM存储器的组成 存储体 地址译码器 读写电路 控制电路

  13. 地址译码有两种方式: 单译码一个地址译码器 双译码X向和Y向两个译码器 例如：4096×1存储单元 单译码：地址线12根，选择线（译码线）4096根 双译码：地址线12根，选择线（译码线）128根

  14. 双译码存储器结构 1……………64 X地址译码 驱动器 I/O电路 片选 输出驱动电路 Y1…………………Y64 Y地址译码

  15. 3. SRAM存储器芯片实例 写过程 读过程 × ×

  16. 4. 存储器与CPU连接 地址线的连接、数据线的连接和控制线的连接。 　　对存储器进行扩展的主要方法有： • 位扩展法 • 字扩展法 • 字位同时扩展法

  17. 位扩展法 位扩展法组成 8K RAM

  18. 字扩展法 字扩展法组成 64K RAM

  19. 字位同时扩展法 字向和位向同时进行扩展 L×K位→M×N位(L＜M，K＜N)， 共需要(M/L)×(N/K)个存储器芯片。

  20. 【例3.1】已知某16位机的主存采用半导体存贮器，地址码为18位，若使用4K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问：【例3.1】已知某16位机的主存采用半导体存贮器，地址码为18位，若使用4K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问： （1）若每个模板为32K×16位，共需几个模块板? （2）每个模块内共有多少片RAM芯片? （3）主存共需多少RAM芯片？CPU如何选择模块板？

  21. 5. 存储器的读、写周期 读周期时间是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。 读周期时间 地址 CS DB 读出时间 读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。

  22. 写周期 要实现写操作，要求片选CS非和写命令WE非信号都为低，并且CS非信号与WE非信号相“与”的宽度至少应为“写数时间”。 写周期时间 地址 CS WE Dout Din 写数时间

  23. 3.2.2 DRAM存储器 1．四管动态存储元 六管SRAM存储元电路

  24. 四管动态存储元电路

  25. 低电平 高电平 写操作 1 0

  26. 读操作 1 0

  27. 刷新操作 1 0

  28. 2. 单管动态存储元

  29. 1 写操作

  30. 读操作

  31. 单管存储元电路和四管存储元电路对比 优点是元件数量少，集成度高；缺点是需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂。 优点是外围电路比较简单，刷新时不需要另加外部逻辑；缺点是管子多，占用的芯片面积大。

  32. 3. DRAM存储芯片实例 I/O 输出锁存器和缓冲器 DOUT I/O DIN WE 7位地址锁存器（行） 7位地址锁存器（列） CAS 时 钟 发生器（2） 时 钟 发生器（1） RAS A0 …… A6 16K×1位DRAM芯片2116

  33. 读周期 读周期时间（tCYC） RAS脉冲宽度（tRAS） RAS tRCL CAS脉冲宽度（tCAS） CAS tASR tAH tASC tAH 地址 读命令建立时间（tRCS） 读命令保持时间（tRCH） WE tCAC 数据输出保持时间（tDOH） 数据输出有效 DOUT tRAC

  34. 写周期 写周期时间（tCYC） RAS脉冲宽度（tRAS） RAS tRCL CAS脉冲宽度（tCAS） CAS 地址 tRWL tCWL tWCH WE tWP tDS tDH DIN

  35. RAS tRCP tCH CAS tASR tAH 地址 刷新周期 只用RAS的刷新周期

  36. 4. DRAM的刷新 动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。 　　常用的刷新方式有三种： • 集中式 • 分散式 • 异步式

  37. 集中式刷新 周期序号 3871 3872 3999 0 0 1 tC X Y W 0 1 127 地址序号 刷新 读/写或维持 3872周期（1936μs） 128周期（64μs） 刷新间隔（2ms） 4000周期（2000μs） 假定tC＝0.5μs，则读/写周期为0.5μs，刷新周期为2ms，出现了64μs的“死时间”。

  38. 分散式刷新 系统周期序号 （2） （126） （127） （0） （1） W/R REF W/R REF W/R REF W/R REF W/R REF X 0 Y 1 X 2 S 126 T 127 tM tR tC 刷新间隔128个系统周期（128μs） 假定tM＝0.5μs，则tC＝1μs，存储器系统周期为1μs，刷新周期为128μs，没有“死时间”。

  39. 异步式刷新 W/R W/R W/R REF W/R W/R W/R REF W/R W/R W/R REF tC 0.5 μs 0.5 μs tC 0.5 μs tC 0.5 μs 15.5μs 15.5μs 15.5μs 刷新间隔（2ms） 假定tC＝0.5μs，则读/写周期为0.5μs，刷新周期为2ms，没有“死时间”。

  40. RAS tRCP tCH CAS tASR tAH 地址 标准的刷新操作 只用RAS的刷新操作

  41. RAS CAS CAS在RAS之前的刷新操作

  42. 【附例】用16K × 1位的DRAM芯片构成64K × 8位的存储器。要求：① 画出该芯片组成的存储器逻辑框图。② 设存储器读 / 写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍，所需实际刷新时间是多少？

  43. 64K × 8位的存储器逻辑框图

  44. 5. 存储器控制电路 CPU DRAM 刷新地址 计数器 地址多路开关 地址 地址 总线 RAS 刷新 定时器 定时 发生器 仲裁电路 CAS WE 读/写

  45. 3.2.4 高性能的主存储器 EDRAM芯片又称增强型DRAM芯片，它是在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器，从而使DRAM芯片的性能得到显著改进。

  46. 1M×4位EDRAM芯片的结构框图 猝发式读取 EDRAM的另外两个优点

  47. 2. EDRAM内存条 8片1M×4位的EDRAM芯片可组成1M×32位的存储模块。 其组成如图3.19所示（P.89）。

More Related