Arquitetura de computadores

1. Arquitetura de computadores Prof. Edivaldo Serafim Curso: Tecnólogo em Análise e Desenvolvimento de Sistemas - 2013 IFSP – Campus Capivari

2. Unidade de controle 19/06/2013

3. Unidade de controle Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013 Visão geral

4. Visão geral • O ciclo de instrução é composto por vários outros subciclos: • Ciclo de busca, ciclo de decodificação, ciclo de cálculo de operandos, ciclo de execução, etc.. • Para a unidade de controle, esses subciclos são chamados de microoperações; • Microoperações determinam como o processador funciona; • Controlam as funções do processador para prover funcionalidade; Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

5. Unidade de controle Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013 Microoperações

6. Microoperações • A cada ciclo de instrução executada no processador, vários outros subciclos são necessários para ele poder cumprir sua meta; • Cada subciclo é um passo menor dentro do ciclo de instrução; • Esses passos menores são as microoperações da CPU e são coordenadas pela unidade de controle; • “Micro” por serem operações muito simples; • A execução de cada subciclo envolve uma ou mais microoperação; Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

7. Microoperações Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

8. Ciclo de Busca • No ciclo de busca podemos ter os registradores envolvidos: • Registrador de endereço de memória (MAR); • Registrador de armazenamento temporário de dados (MBR); • Contador de programa (PC); • Registrador de instrução (IR). • A cada ciclo de busca, três microoperações ocorrem na CPU: • 1ª Colocar o valor de PC para MAR – MAR tem comunicação com o barramento de endereço; • 2ª A instrução é buscada na memória e gravada no MBR – MBR tem comunicação com a memória para dados. PC também pode serincrementado nesse momento; • 3 ª Mover o conteúdo de MBR para IR, liberando MBR para outra operações caso necessário. Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

9. Ciclo de Busca Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

10. Ciclo de Busca Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

11. Ciclo de Busca 1100100 1100101 1100100 1000000100000 1100100 PC +1 LER 1000000100000 Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013 1000000100000

12. Ciclo de Busca • No agrupamento de microoperações duas regras básicas devem ser respeitadas: • Seguir uma sequência de eventos apropriados que não causará problemas com outros subiciblos; • Conflitos devem ser evitados, como ler e escrever o mesmo banco de registradores; Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

13. Ciclo indireto • A instrução buscada anteriormente pode continuar o ciclo de instrução e deve buscar os operandos; • Supondo de o endereçamento é indireto, ou seja, na instrução tem um endereço, que aponta para outro endereço para então obter o operando; • A situação abaixo é um ciclo indireto; • A sequência de eventos para o ciclo indireto pode ser: Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

14. Ciclo de interrupção • Após a execução ocorre o ciclo de interrupção; • Esse ciclo verifica se ocorreram interrupções no processador; • Caso afirmativo, ocorre as seguintes microoperações: Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

15. Ciclo de interrupção Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

16. Ciclo de execução • Os ciclos anteriores são diretos e previsíveis; • Cada um com operações fixas e pequenas; • Todos as instruções devem passar por esses mesmos ciclos; • No ciclo de execução as microoperações são mais complexas; • Uma máquina com N códigos de instruções podem ter Nmicrooperações envolvidas no ciclo de execução; • Vamos a um exemplo: Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

17. Ciclo de execução • Um exemplo: • ADD R1, X • Primeiramente IR tem a instrução ADD; • O conteúdo do campo endereço de IR é colocada em MAR; • A memória é lida; • Por fim o conteúdo de R1 é adicionado ao conteúdo de R1 Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

18. O ciclo de instrução • Acrescentaremos a esse cenário um registrador de 2 bits chamado ICC para indicar o estado do processador: • 00 busca; • 01 Indireto; • 10 Execução; • 11 Interrupção. • Ao final de cada um dos ciclos ICC é atualizado; Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

19. O ciclo de instrução Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

20. Unidade de controle Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013 Controle do processador

21. Controle do processador • Os elementos básicos de uma CPU são: • ULA • Registradores • Caminhos de dados internos • Caminhos de dados externos • Unidade de Controle • As funções da Unidade de Controle são: • Sequenciamento; • Execução . Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

22. Controle do processador • Sequenciamento: • Dirige o processador em uma série de microoperações apropriadas e com base no programa em execução. • Execução : • Cada microoperação é executada. Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

23. Sinais de controle • Os principais sinais de entrada da UC são: • Clock: marca o tempo de ciclo; • Registradordeinstrução: contém o código de microoperações a ser seguido; • Códigosdecondição: indicam o estado da CPU e a saída das operações da ULA caso o resultado deva ser utilizado para atualizar a CPU; • Controledobarramentointerno: sinais de interrupção e de reconhecimentos. Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

24. Sinais de controle • Os principais sinais de saída da UC são: • Controle interno da CPU: movimentam dados entre registradores ou ativam funções específicas da ULA; • Controledobarramentode controle: sinais para o barramento externo – memória e I/O; Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

25. Sinais de controle Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013

26. Unidade de controle Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013 Implementação da Unidade de Controle

27. Implementação da Unidade de Controle • Para implementar a UC existem basicamente duas maneiras: • Via hardware: Circuito combinatório de portas lógicas; • Lógica relativamente complexa para sequenciamento e execução de microoperações e interpretação dos códigos de condição. • Necessário alterações no projeto para a inclusão de uma nova instrução de máquina. • Implementação utilizada em máquinas RISC. • Via Software: Através de microcódigo. • Armazenado numa memória de controle; • Controle microprogramado é utilizado em máquinas CISC; • São mais lentos na decodificação. Prof. Edivaldo Serafim - Arquitetura de Computadores - IFSP 2013