二 - 十进制译码器辉光数码管数据选择器及应用数据分配器

二-十进制译码器 辉光数码管数据选择器及应用数据分配器

4-6 数字比较器 • 4-6-1 数字比较器的定义及功能 • 数字比较器就是对两个位数相同的二进制数A、B进行比较，其结果有A＞B、A＜B和A＝B三种可能性。  • 设计比较两个一位二进制数A和B大小的数字电路，输入变量是Ａ和Ｂ，输出变量 YA＞B、 YA＜B、 YA＝B分别表示A＞B、A＜B和A＝B三种比较结果。

一位数字比较器的真值表

一位数据比较器

74LS85管脚排列图 • 4-6-2 集成数字比较器 • 1. 集成数字比较器74LS85 • 集成数字比较器74LS85是四位数字比较器。

A、 B为数据输入端； • 三个级联输入端：A<B、 A>B、A=B，表示更低位比较的结果输入端； • 三个级联输出端：FA＜B、FA＞B、FA＝B。 • 比较四位二进制数A（A3A2A1A0）和B（B3B2B1B0）：从最高位开始进行比较，如果A3>B3，则A一定大于B;反之, 若A3<B3，则一定有A小于B；若A3＝B3，则比较次高位A2和B2, 依此类推直到比较到最低位，若各位均相等，则A=B。

四位数字比较器功能表

2. 数字比较器的扩展 • 74LS85数字比较器的串级输入端A＞B、A＜B、A＝B是为了扩展比较器功能设置的, 当不需要扩展比较位数时, A＞B、A＜B接低电平, A＝B接高电平；需要扩展比较器的位数时, 只要将低位的FA＞B、FA＜B和FA＝B分别接高位相应的串级输入端A＞B、A＜B、A＝B即可。

两片四位二进制比较器74LS85实现八位二进制比较的连接图两片四位二进制比较器74LS85实现八位二进制比较的连接图

4-7 组合逻辑电路中的竞争冒险 4-7-1 产生竞争冒险的原因组合电路中，若某个变量通过两条以上途径到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就不同，这种现象称为竞争。由于竞争，就有可能使真值表描述的逻辑关系受到短暂的破坏，在输出端产生错误结果，这种现象称为冒险。  • 如逻辑表达式Y= ，由于D1的延迟, D2的输入要滞后于A的输入，致使D2的输出出现一个高电平窄脉冲，出现了短暂的逻辑错误。

产生了逻辑错误！ &

4-7-2 冒险的分类及冒险可能性的分析 出现高电平窄脉冲的竞争冒险，也称为“1”型冒险。使输出出现低电平窄脉冲的冒险称为“０”型冒险。（1）代数法：用公式法判断冒险可能性, 例如Y=AC+B ，其中C有原变量和反变量，改变A、 B的取值判断是否出现冒险。 A=1，B=1时，Y=C+  有“0”型冒险。因此，Y=AC+ B 会出现“0”型冒险。

（2）卡诺图法 所画卡诺圈相切则存在竞争冒险, 如圈“1”则为“0”型冒险, 而圈“0”则为“1”型冒险，当卡诺圈相交或相离时均无竞争冒险产生。

4-7-3 消除竞争冒险的方法 • 1、增加乘积项 • 例如: 与或表达式Y=AB+ C中, 当A=1， C=1时, Y=B+ , 此时若直接连成逻辑电路，可能存在“0”型冒险。 • 可以在该式中增加多余项，变换为Y=AB+ C+AC，则当A=C=1时，Y=1，克服了“０”型冒险。 

2. 增加选通电路 3. 引入封锁脉冲

4、在输出端并联小电容 5、利用可靠性高的编码方式

组合逻辑电路一章小结 1、组合逻辑电路的分析步骤 2、组合逻辑电路的设计（综合）步骤 3、加法器：半加器、全加器 4、编码器：编码器、优先编码器、位的扩展 5、译码器：二进制译码器、二-十进制译码器、七段译码器、位的扩展、应用 6、数据选择器：数据选择器、位的扩展、应用 7、数据分配器：用74138实现数据分配的功能 8、数据比较器：一位二进制数的比较、位的扩展 9、组合逻辑电路的竞争冒险：现象、原因、判断、消除

作业： 订正前期作业中的所有错误！

二 - 十进制译码器 辉光数码管 数据选择器及应用 数据分配器