1 / 23

組合邏輯

組合邏輯. 主講人：林佳慶 http://www.cis.nctu.edu.tw/~jacklin/ jacklin@cis.nctu.edu.tw. Outline. Multiplexer Decoder Encoder Full Adder DownLoad to XC4010XL. Mulitplexer 多工器. 一個 2 M 對 1 多工器，其輸入有 2 M +M 個輸入和 1 個輸出。其中 2 M 個資料的輸入，而 M 個輸入被當作控制訊號 . Mulitplexer 多工器 cont. 2 To 1 Mux. 0. 1 0. 0 0.

vachel
Download Presentation

組合邏輯

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 組合邏輯 主講人：林佳慶 http://www.cis.nctu.edu.tw/~jacklin/ jacklin@cis.nctu.edu.tw

  2. Outline • Multiplexer • Decoder • Encoder • Full Adder • DownLoad to XC4010XL

  3. Mulitplexer多工器 • 一個2M對1多工器，其輸入有2M+M個輸入和1個輸出。其中2M個資料的輸入，而M個輸入被當作控制訊號

  4. Mulitplexer 多工器cont. 2 To 1 Mux. 0 10 00 01 01 01 1

  5. 多工器的應用 KVM Switch KVM : Keyboard、Video、Mouse

  6. Decoder 解碼器 • 有M個輸入與2M個輸出，如果我們把M個輸入的邏輯解釋成一個二進位的數字P，則第P個輸出會是1，其他輸出則都是0 2 inputs 4 outputs

  7. 解碼器範例 • 七階顯示器 4 bit Inputs Decoder 7 bit Outputs

  8. Encoder編碼器 • 和Decoder是相反的概念

  9. Priority Encoder優先權編碼器 • If two or more inputs are equal to 1 at the same time, the input having the highest priority takes predence. • 給定2M-1的輸入值，其中用P來表示邏輯值1在輸入中最高的位址。

  10. Even-Parity Check Generator • 主要用於偵測傳輸間資訊傳輸發生的錯誤。偶同位產生器(even-parity generator)有M個輸入和一個輸出，可使得此M+1個輸入輸出值為邏輯值為1的總個數為偶數 Example: Input : 01010 Output : even-parity 0

  11. Full Adder 全加器 S = X XOR Y XOR Z C = XY + Z(X XOR Y) 1位元加法器真值表

  12. XC4010 PIN • XC4000的腳位資訊如下： Input Output

  13. 開啟新專案 • 專案名稱 • 存放專案的路徑 • 型態參數 • 選擇schematic • Flow設定視欲使用 的FPGA demo board型號    XC4000XL 4010XLPC84

  14. Mapping Design to XC4000(1) • 在編輯好的電路圖中的IBUF/OBUF double click編輯內容 • 在Parameter Frame中Name的欄位填入LOC，Description填入p+對應PIN值 • 點選Add按鈕新增的資訊會加入 • 按OK關閉對話窗 LOC   P+腳位 ex. p47 

  15. Mapping Design to XC4000(2) • 完成後電路圖上會多出參數值的註解 • 新增Mapping參數後記得存檔並重新 create netlist及export netlist

  16. Simulation • 先Simulation看結果是否正確 • 正確的話，才繼續下面的步驟

  17. 編譯邏輯設計 • 至PC45~52執行接下來的步驟 • 點選Implement即可開始編譯 

  18. 傳送至PC45~52 • 需要的檔案整個Prject和*.pdf(如project name為lab4,則為lab4.pdf) • 壓縮後用E-mail或者隨身碟copy到PC45~52

  19. 編譯邏輯設計 • 轉譯(Translate)：EDIF netlist被轉換成內部netlist格式 • 對映(Map)：應用各種邏輯電路最佳化的方法，目的都是用來增加電路的速度與減少邏輯閘的數目 • 放置跟繞線(Place&Route)：在netlist裡的邏輯閘被分配到特定的CLB，所有的邏輯閘間的連線也經由PSM與其他FPGA資源做最佳化佈置 • 組態(Configure)：產生位元串，之後可下載到demo board上執行所設計的電路

  20. DownLoad to Board • 載入位元串到XC4000XL板上 • 到C:\xstools目錄下執行gxsload.exe，並將*.bit(在Project目錄下)拖至此視窗。

  21. DownLoad to Board • 利用gxsport傳送輸入資料至板上 • 觀察7階LED的變化 注意事項： • 使用版子之前，可使用GXSTEST.exe測試版子是否正常。 • 以上實行設計電路的程式會莫名其妙的關閉，請多嘗試幾次。 XSPORT Param

  22. Xilinx環境變數的設定 • 我的電腦->click mouse’s right button->內容->進階->環境變數 • 在使用者環境變數中加入三種變數: PATH=C:\Xilinx\bin\nt XILINX=C:\Xilinx LM_LICENSE_FILE=2200@LICENSE

  23. 檔案放置 • 請存在自己的目錄下，不要存在temp下。 • 請幫忙刪除temp下的資料,Thanks. • 如發現使用他人資料來Demo，該次Lab(Demo,report)零分計算。

More Related