1 / 66

第六章 存储器接口

第六章 存储器接口. 存储器是微型计算机系统中用来存放程序和数据的基本设备。系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。为了解决这一矛盾，采用了分级存储器结构，通常将存储器分为高速缓冲存储器、主存储器和外存储器三级. 6.1 半导体存储器. 一、半导体存储器的分类 1 、按制造工艺分类 ： 半导体存储器分为双极型和 MOS 型两大类 。 （ 1 ）双极型存储器速度高，通常比 MOS 存储器要快一个数量级。但集成度较低、功耗较大、成本价格较高，一般用作高速缓冲存储器或小容量主存储器 。

xavier-dunn
Download Presentation

第六章 存储器接口

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第六章 存储器接口 • 存储器是微型计算机系统中用来存放程序和数据的基本设备。系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。为了解决这一矛盾，采用了分级存储器结构，通常将存储器分为高速缓冲存储器、主存储器和外存储器三级

  2. 6.1半导体存储器 • 一、半导体存储器的分类 • 1、按制造工艺分类 ： • 半导体存储器分为双极型和MOS型两大类 。 • （1）双极型存储器速度高，通常比MOS存储器要快一个数量级。但集成度较低、功耗较大、成本价格较高，一般用作高速缓冲存储器或小容量主存储器 。 • （2）MOS存储器则因为具有功耗低、价格低、集成度高等特点，普遍用来作为主存储器。 • 2、按存储方式分类 • 分为随机存取存储器RAM和只读存储器ROM。

  3. RAM又分为： • （1）动态RAM（DRAM）：速度次于静态RAM、集成度高于静态RAM（SRAM）、功耗低价格便宜，应用较多。但需要刷新电路，不断刷新。掉电后信息丢失。 • （2）静态RAM（SRAM）：与DRAM比，它具有速度更快，集成度低于SRAM，功耗和价格较高与DRAM，但不需刷新。与DRAM一样，掉电后信息丢失。 • （3）不挥发RAM：特点是掉电后，信息不丢失。应用与电子表中。 • ROM又分为：

  4. （1）ROM：掩模ROM，不可重写。出厂时信息已经被写入。（1）ROM：掩模ROM，不可重写。出厂时信息已经被写入。 • （2）PROM：一次可编程ROM，只允许编程一次。一般用于产品开发的初期软硬件的调试。 • （3）EPROM：紫外光可擦除ROM，通过紫外光可擦重写。 • （4）E2PROM：电可擦除的ROM，一般通过加载21V 的电压擦除信息。 • 3、几种新型的存储器 • FIFO存储器、闪速存储器、双端口RAM 

  5. （1）FIFO存储器的特点 • A、 FIFO存储器(Fist In First Out Memory)是一个有两个端口(输入口和输出口)，并按先进先出的顺序来暂时存放数据的存储器。 • B、输入口和输出口的工作彼此是独立的。也就是说，只要当前存放在FIFO中的数据字数少于FIFO的容量，那么就可以继续向FIFO中写入数据存满数据的时候,它会阻止继续写入数据。同样,只要FIFO内部还存有数据,那么就可以继续从FIFO中读出数据，当FIFO中所有的数据被读完时,它就会禁止继续读出数据。

  6. （2）闪速存储器的特点： • A、闪速存储器 (Flash Memory)，一种新型的半导体存储器，它具有可靠的非易失性、电擦除性以及低成本特性。 • B、可直接执行，对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器。 • C、它在固有性能和成本方面有较明显的优势。 • D、与EPROM只能通过紫光线照射实施擦除的特点不同，闪速存储器可实现大规模电擦除，闪速存储器的擦除功能可迅速清除整个器件中所有内容。

  7. E、从功能上讲,由于其随机存取的特点 • 闪速存储器也可看作是一种非易失的RAM。兼E2PROM与RAM的特点于一身，同时又优于E2PROM和RAM。 • F、经济的高密度，Intel的1M位闪速存储器的成本按每位计要比静态RAM低一半以上(不包括静态RAM电池的额外花费和占用空间)。 • 三、双端口RAM • 在数据采集、实时控制等微机应用系统中，常常采用多个CPU并行工作的方式，即两个(或多个)CPU同时工作,处理不同的任务，这样，利用

  8. CMOS/BiCMOS技术,许多厂家生产了多端口RAM产品,如双端口、四端口的单片RAM器件等。CMOS/BiCMOS技术,许多厂家生产了多端口RAM产品,如双端口、四端口的单片RAM器件等。 • 特点： • A、双端口RAM的两个端口被分别独立地控制，即它们的控制信号、地址I/O引线都是彼此独立的，通过这两个完全独立的端口,可以分别对任何一个存储单元进行读写操作。 • B、可进行数据总线宽度扩展，可完全异步操作 • C、广泛应用在多数据总线或多处理器系统中,实现数据共享。 • D、控制逻辑简单，每个处理器都可以完全独立

  9. 地把双端口RAM看作是本地RAM一样进行访问，不仅方便了软件设计,还大大地提高了系统的工作效率。地把双端口RAM看作是本地RAM一样进行访问，不仅方便了软件设计,还大大地提高了系统的工作效率。 • 二、半导体存储器的主要性能指标 • 主要从一下几方面考察： • 1、存储容量 • 2、速度 • 3、功耗 • 4、集成度 • 5、可靠性

  10. 三、存储芯片的组成 • 1、地址译码器：接收来自CPU的N位地址信息，经译码后产生2的N次方个地址选择信号对片内寻址。 • 2、控制逻辑电路：接收片选信号CS及来自CPU的读／写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 • 3、数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据 。 • 4、存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。排列方式可分为字

  11. 结构方式和位结构方式 。 • （1）字结构方式：是指将芯片上所有存储元排列成不同的存储单元，每个单元一个字，每个字的各位在同一个芯片内。例如1KX8位的芯片 。 • （2）位结构方式：是指将芯片上所有存储元排列成不同的存储单元，每个单元一位，即将所有存储元列成不同字的同一位，例如8KXl位的芯片。 • 大量芯片采用两种方式相结合，例如2KX4

  12. 存储器组织举例：用静态RAM6264（N×M＝8K×8）的芯片组织128KB和128KW的存储体。各需要多少片？存储器组织举例：用静态RAM6264（N×M＝8K×8）的芯片组织128KB和128KW的存储体。各需要多少片？ • （1）Tc=总容量/N×8/M＝128K/8K×8/8＝16片 • （2）Tc＝128K/8K×16/8＝32片

  13. 6.2存储器接口技术 • 一、存储器接口中应考虑的问题 • 1、存储器与CPU的时序配合 • 几个问题： （1）什么是总线周期？（2）什么是时钟周期？（3）什么是T状态？（4）如何实现二者之间的时序配合？（5）设计产生等待信号电路应注意那些问题？（见图6－3） • 2、CPU总线负载能力 • 如何提高CPU的总线负载能力？芯片简介:74LS244、74LS245 • 3、存储器芯片的选用 • 根据存储器的存放对象、总体性能、芯片类型及价格等因素选用。

  14. 二、存储器地址译码方法 • 1、什么是寻址？ • 存储器与CPU地址总线连接时，要根据内存地址分配连接，以实现CPU在某一时刻只能唯一选中某一个内存地址单元，称为寻址。 • 2、如何完成寻址功能？ • 要完成寻址功能必须具备两种选择： • （1）片选：即首先要从众多存储器中，选中要进行数据传输的某一存储器芯片，称为片选。一般由接口电路中的端口译码产生。 • （2）字选：然后从该芯片内选择出某一存储单元，称为字选。由存储器内部的译码电路完成。

  15. 3、片选控制的译码方法 • 常用方法有：线选法、全译码法、部分译码法、混合译码法等。 • （1）线选法 • 适用：存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时的场合。 • 什么是线选法：用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称线选法 。

  16. 线选法特点：优点是连线简单，片选控制无需专门的译码电路。两个缺点，一是导至地址重叠 ，二是整个存储器地址分布不连续，使可寻址范围减小 。给编程带来麻烦。 • 例：假定某微机系统的存储容量为4KB，CPU寻址空间为64KB(即地址总线为16位)，芯片容量为1KB(即片内地址为10位)。那么，可用线选法从高6位地址中任选4位作为4片存储芯片的片选控制信号 。如图6.4。试确定各片RAM的地址范围。

  17. （2）全译码法 • 什么是全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号 。 • 特点：全译码法可以提供对全部存储空间的寻址能力，存储器的地址是连续且唯一确定的，即无地址间断和地址重叠现象。 • 例，CPU地址总线为16位，存储芯片容量为8KB。采用全译码方式寻址64KB容量存储器。如图6.5，试确定各片存储器的地址范围。

  18. （3）部分译码法 • 什么是部分译码法：是将高位地址线中的一部分进行译码，产生片选信号。 • 适用：不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况 。 • 特点：存在地址重叠。 • 例，CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法的结构示意图如图6.6。

  19. （4）混合译码法 • 什么是混合译码法：是将线选法与部分译码法相结合的一种方法。 • 特点：该方法将用于片选控制的高位地址分为两组，其中一组的地址(通常为较低位)采用部分译码法，经译码后的每一个输出作为一块芯片的片选信号；另一组地址(通常为较高位)则采用线选法，每一位地址线作为一块芯片均片选信号。 • 例，当CPU地址总线为16位，存储器由10片容量为2KB的芯片构成时，可用混合译码法实现片选控制，如图6．7。试确定各片存储器的地址范围。

  20. . • 4、地址译码电路的设计 • 存储器地址译码电路的设计一般遵循如下步骤： • ①根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； • ②根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； • ③根据地址分配图或分配表确定译码方法并画出相应的地址位图； • ④选用合适器件，画出译码电路图。 • 例1：某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中，ROM

  21. 区采用容量为2KB的EPROM芯片，RAM区采用容量为1KB的静态RAM芯片。试设计该存储器的地址译码电路。区采用容量为2KB的EPROM芯片，RAM区采用容量为1KB的静态RAM芯片。试设计该存储器的地址译码电路。 • 按照设计的一般步骤，设计过程如下： • ①地址范围确定：假定实际存储器占用最低16KB的存储空间0000H～3FFFH。其中0000H～1FFFH为EPROM区，2000H—3FFFH为RAM区。 • ②根据所采用的存储芯片容量，可画出地址分配图如图6.8所示；地址分配表如表6.4。 • ③确定地址位图。如图6.9所示。 • ④相应地址译码电路如图6.10所示 。

  22. 三、存储器与控制总线、数据总线的连接 • 1、存储器与控制总线的连接 • 控制存储芯片工作的信号除由地址译码电路产生的片选信号外，还有决定其操作类型的读、写信号。 • （1）ROM：只读。一般将存储器的/OE引脚接CPU的/RD，端口译码输出接至/CS。 • （2）RAM：读写控制。两种方法：一种是只用/WE控制读写，/CS=0,/WE=1时为读； /CS=0,/WE=0时为写。/WE可接CPU的/WR或/RD信号。另一种是用/WE和/OE共同控制读写，

  23. /CS=0,/OE=0时为读; /CS=0,/WE=0时为写。/WE和/OE分别接CPU的/WR和/RD信号。 • 2、存储器与CPU数据总线的连接 • 根据存储器结构选择连接CPU的数据总线。

  24. 6.3 主存储器接口 • 主存储器的类型不同，则接口不同。以EPROM、SRAM、DRAM为例分别介绍。 • 一、EPROM与CPU的接口 • 目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等，其容量分别为2K×8位至64K×8位。现以Intel2716为例对EPROM的芯片特性和接口方法进行介绍。

  25. 1、芯片特性 • 存储容量为16K位(2K×8位)，存取时间约450ns的EPROM芯片。单一的+5V电源。其外部引脚排列图和内部结构框图如图6.11所示 。

  26. 2．接口方法 • Intel2716芯片与8位CPU的连接方法如下： ①低位地址线、数据线直接相连；如果CPU的低八位数据和地址线复用，则低八位地址线的产生是由地址锁存器送出的，再接入EPROM的低八位地址线。 ②工作电源VCC直接与+5V电源相连，编程电源通常由开关控制； ③/CE和/OE信号分别由CPU高位地址总线和控制总线译码后产生，通常采用图6.12所示的3种方法。

  27. 3．接口举例 • （1）要求： • 用2716EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为Ao-A15，数据线为D0－D7，“允许访存”控制信号为/M，读出控制信号为/RD。画出EPROM与CPU的连接框图。 • (2)分析 ①每一片2716芯片的容量为2KB，构造一个16KB的EPROM存储器共需8片2716。 ②2716芯片需要Ao-A10共11根地址线实现片内寻址，可与地址总线的低11位A0-A10直接相连。

  28. ③8个芯片的片选信号CE由3-8译码器74LSl38对地址A11—A13译码产生，输出允许信号/0E和读信号/RD相连接。这样除了被选中芯片/CE为低，由/RD信号控制进行读出外，其他7个芯片的/CE全为高电平，使其工作在“功耗下降”方式。③8个芯片的片选信号CE由3-8译码器74LSl38对地址A11—A13译码产生，输出允许信号/0E和读信号/RD相连接。这样除了被选中芯片/CE为低，由/RD信号控制进行读出外，其他7个芯片的/CE全为高电平，使其工作在“功耗下降”方式。 （3）实现 • 根据分析，可画出EPROM与CPU的连接框图如图6.13所示。当系统中还有RAM时，可由A14、A15实现分组控制，统一编址。

  29. 二、SRAM与CPU的接口 • 常用RAM如2114、2128、6116、6264等，以2114为例介绍SRAM的特性与接口。 • 1、芯片特性 • 存储容量：1K×4位、存取时间最大450ns外部引脚特性图如下：

  30. 上图为内部结构图。该芯片内部将4096个基本存储电路排列成64×64的矩阵，由10根地址线A0—A9经双译码后对其进行单元选择 。由片选信号/CS和写允许信号/WE,一起控制内部数据读写电路。当/CS和/WE均有效(低电平)时，输入三态门打开，数据信息由外部数据总线写入存储器；当/CS低电平有效，而/WE无效(高电子)时，输出三态门打开，从存储器读出的数据信息送至外部数据总线。 • 2、接口方法从连接特性看，2114芯片与2716相比只增加了一个读／写控制功能，故其接口方法大同小异。

  31. 具体如下： • ①地址线A0—A9与地址总线的低10位直接相连； • ②数据输入／输出线I/O0—I/O4与数据总线的连续4位相连； • ③片选信号/CS可在访存控制信号控制下由高位地址译码产生； • ④写允许信号/WE与CPU发出的有关读／写控制信号直接相连或者由有关控制信号组合形成。 • 3、接口举例 • (1)要求

  32. 某8位微机有地址总线16根，双向数据总线8根，控制总线中与主存相关的有“允许访存”信号/MREQ(低电平有效)和读／写控制信号R／W(高电平读，低电平写)。试用SRAM芯片2114为该机设计一个8KB的存储器并画出连接框图。某8位微机有地址总线16根，双向数据总线8根，控制总线中与主存相关的有“允许访存”信号/MREQ(低电平有效)和读／写控制信号R／W(高电平读，低电平写)。试用SRAM芯片2114为该机设计一个8KB的存储器并画出连接框图。 • (2)分析 • ①2114芯片容量为1KX4位，构造一个8KB的存储器共需16片2114，每两片组成1KB，共分8组； • ②2114芯片需10根地址线实现片内寻址，可令其与地址总线的低10位对应相连； • ③片选信号CS可在MREQ控制下由74LSl38对高位

  33. 地址A10—A12译码产生，译码器每个输出信号同时选中同一组的两块芯片；地址A10—A12译码产生，译码器每个输出信号同时选中同一组的两块芯片； • ④写允许信号WE可与读／写控制信号R／W直接相连。 • (3)实现 • 根据以上分析，可画出存储器与CPU的连接框图如图6.15所示。

More Related