1 / 38

VLSI 設計支援工学 VLSI の低消費電力化技術

VLSI 設計支援工学 VLSI の低消費電力化技術. 小松 聡 東京大学大規模集積システム設計教育研究センター (VLSI Design and Education Center; VDEC) komatsu@cad.t.u-tokyo.ac.jp 2001 年 5 月 8 日 ( 火 ). 内容. VLSI における消費電力 低消費電力化技術 デバイス 回路 アーキテクチャ システム CAD 今後の低消費電力設計技術の展望. VLSI における消費電力. VLSI の低消費電力化に対する要求 プロセッサなどにおける消費電力の増大

yanni
Download Presentation

VLSI 設計支援工学 VLSI の低消費電力化技術

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. VLSI設計支援工学VLSIの低消費電力化技術 小松 聡 東京大学大規模集積システム設計教育研究センター (VLSI Design and Education Center; VDEC) komatsu@cad.t.u-tokyo.ac.jp 2001年5月8日(火)

  2. 内容 • VLSIにおける消費電力 • 低消費電力化技術 • デバイス • 回路 • アーキテクチャ • システム • CAD • 今後の低消費電力設計技術の展望

  3. VLSIにおける消費電力 • VLSIの低消費電力化に対する要求 • プロセッサなどにおける消費電力の増大 • 性能向上に比例して増大 • VLSIの信頼性 • 温度上昇→信頼性の低下 • システムのコスト • バッテリ駆動時間 • 携帯電話、PDSなどの普及による • 環境問題

  4. 消費電力の増大 • マイクロプロセッサの消費電力 • ハイエンドでは100Wを超える • 一世代進むごとに素子数、クロック周波数、消費電力が2倍となっている プロセス技術の今後の進歩 (ITRS1999, 2000Updateより, http://public.itrs.net)

  5. 消費電力の増大によって • 回路の誤動作 • 信頼度の低下 • 温度が10℃上昇すると故障率が2倍に • コストの上昇 • 冷却、高性能な電源の必要性 • 電力代、電池代 • 環境問題 • 世界のプロセッサ生産40億個／年 →1プロセッサあたり1Wとすると、、、

  6. CMOS回路の消費電力 • スイッチング電力 • 貫通電流による電力 • リーク電流による電力

  7. スイッチング電力 • 負荷容量CLの充放電により電力を消費 • VLSIの全消費電力の主な部分を占める

  8. 貫通電流による電力 • 入力信号が遷移する際にnMOS, pMOSが両方ともONになる状態が存在 • 低Vthプロセスで顕著

  9. リーク電流による消費電力 • MOSFETは理想的なスイッチではない • 寄生ダイオードによるリーク • 1接合あたり1fA程度 • サブスレショルドリーク • 低Vthプロセスで顕著

  10. 消費電力削減の指針 • 電源電圧の削減 • 負荷容量の削減 • スイッチング頻度の削減 • クロック周波数の低減 • 貫通電流、リーク電流の削減 性能を低下させずにこれらを行わなければならない

  11. VLSIの低消費電力化技術 • デバイスレベル • プロセスの微細化 • SOI(Silicon On Insulator) • デバイスが埋め込み酸化膜上に形成されているため寄生容量が小さい • 電源電圧、しきい電圧の低減 • 低誘電率層間絶縁膜

  12. VLSIの低消費電力化技術 • 回路レベル • パス・トランジスタ・ロジック（負荷容量の低減） • 電源電圧・しきい電圧の低減 • グリッチの低減（スイッチング頻度の低減） • 多種のしきい電圧の利用（リーク電流の低減）

  13. グリッチ(glitch)の削減 • 信号の入力タイミングのずれにより発生 • ノードが正しい論理レベルに落ち着く前に不要な信号遷移を起こす すべての信号パスのバランスをとり、論理段数を減らす

  14. MTCMOS (Multithreshold-Voltage CMOS) • 回路の動作状態に応じてリーク電流を制御 • アクティブ・モード：VDDV, GNDVが仮想的な電源線として動作 • スリープ・モード：高Vtデバイスがリークをカット S. Mutoh et al., IEEE Journal of Solid State Circuits, 1995.

  15. Variable Threshold voltage CMOS (VTCMOS) • 基板バイアス効果を利用 • アクティブ・モード：低Vt • スリープ・モード：高Vt

  16. 低消費電力アーキテクチャ • 電源電圧の最適化 • 高性能から低消費電力へ • 回路活性化率の削減 • 必要のない回路は動かさない • 低消費電力向けデータ表現方法 • データ表現、データ符号化など • Application specificな用途に効果

  17. 電源電圧の最適化 • いかに性能を低下させずに消費電力を削減するか？ • 回路の高スループット化によって電源電圧を低下させる • 回路の並列化、パイプライン化

  18. 並列化、パイプライン化による低消費電力化（１）並列化、パイプライン化による低消費電力化（１） • 並列化、パイプライン化により、各タスクの処理時間を長くし、電源電圧を下げる。 • 右の例では、処理時間が2倍になるので、電源電圧を下げることができる。

  19. 並列化、パイプライン化による低消費電力化（２）並列化、パイプライン化による低消費電力化（２） • 一定のスループットが保たれることを要求される用途に適している：DSP、Video、Audio • 高性能の汎用プロセッサには向かない • 回路面積、追加コントローラなどの面でオーバーヘッド [Source: Rabaey, Pedram, Low Power Design Methodologies]

  20. Gated Clock • 使わない回路は動かさない • 使わないブロックのローカルクロックを止める • 少なくとも20％程度消費電力を削減可能 • 性能面でのオーバーヘッドはなし • クロックスキュー

  21. データ伝送（バス）の低消費電力化 • 信号伝送の消費電力削減 • 設計規則が小さくなるにつれて、配線での消費電力の閉める割合増 • バスなどの信号伝送路 ロジック部のローカル配線と比較して数桁大きな容量を持つ バス、チップI/Oなどの信号伝送路の信号遷移頻度を削減することで、有効に消費電力削減可能

  22. VLSIにおける消費電力の分布 • 用途、設計手法によってかなり異なる • 今後はロジックから配線へシフトしていくと予想される

  23. データ伝送における低消費電力化技術 • 低振幅バス • 信号振幅を小さくすることで、消費電力削減 • アナログ回路を用いることが多い • データ符号化 • 信号遷移が小さくなるようにデータを符号化する • アドレスバス、データバスのデータの性質を利用 • Application specific なケースに用いられることが多い

  24. ＶＬＳＩでの信号伝送におけるデータ符号化 データ符号化による低消費電力データ伝送技術 3バス構成のプロセッサのモデル データ符号化を用いた低電力データ伝送方式の構成 バスの容量のモデル

  25. データ表現 • 通常、負の数は2の補数を用いて表現される。 • 特定の用途においてはこれが信号遷移数の増加につながる(DSPなど) • 数を2の補数ではなく、（符号）＋（絶対値）で表すことによって遷移数を削減可能 • 用途に応じて最適なデータ表現方法を選択する必要性

  26. データ表現（２） • 例：8ビットの場合

  27. データの伝送順序の最適化 • データの伝送順序が任意で構わない場 • 最も信号遷移数が少なくなるように順序を入れ替える（キャッシュなど） • Instructionの順序を入れ替える • コンパイラ側で最適化を行うことが可能

  28. バス反転符号化 • 連続する2つの信号間の信号遷移数（ハミング距離）がバス幅の半数を超えるときに、データを反転し、1ビットの冗長符号を用いて反転／非反転の情報を伝送する • 信号遷移頻度の削減は10％程度

  29. アドレスバスのデータ符号化（１） • アドレスバスの信号（アドレス）には時間的な依存関係が強いため、非常に効果的 • Grayコード • 値が＋１のときに１ビットだけ遷移 • アドレスバスに適している

  30. アドレスバスのデータ符号化（２） • T0コード • 通常時はアドレスを送らない • ジャンプ、分岐などの時のみアドレスを送る • 冗長ビット1ビット • INC or Jump

  31. システムレベルでの低消費電力化 • 電源電圧の最適化 • 動的な電源電圧制御 • アクティブモード、スリープモードで電源電圧を変化 • INTEL SpeedStep, Transmeta Crusoeなど • 局所的な電源電圧最適化 • クリティカルパスとそれ以外 • 異なる電圧間のインタフェース

  32. 低消費電力CAD技術 • ゲートサイジング • 配置配線後にライブラリセルのゲートサイズを最適化、再配置配線の繰り返し • 50％近く消費電力を削減したケースも • 消費電力を考慮した論理合成、配置配線 • 従来は主に速度と面積のみ • クロック・ネットの最適化

  33. 適応型コード長符号化 • 入力データとコード帳の各コードとの論理XORをとる • それらの中で“1”の数が最も小さいものを選択する • 前サイクルのバスデータとの論理XORをとり、それをバスに伝送する • コード帳を更新する 適応型コード帳符号化でのコード帳の更新方法 適応型コード帳符号化の符号化手法

  34. 適応型コード帳符号化のシミュレーションによる評価適応型コード帳符号化のシミュレーションによる評価 • ランダムデータに対するシミュレーション結果 • “1”の出現率に対する計算結果 適応型コード帳符号化により25-50%信号遷移頻度を削減することが可能

  35. 適応型コード帳符号化のシミュレーションによる評価（4）適応型コード帳符号化のシミュレーションによる評価（4） • PCのバスを流れるデータに対するシミュレーション結果 • ロジックアナライザを用いてPCのバスを流れるデータを抽出し、入力データとして利用 PCのバスを流れるデータに対するシミュレーション結果

  36. 適応型コード帳符号化の回路評価 • 適応型コード帳符号化の符号化/復号化チップの設計と検証 試作チップの特徴 適応型コード帳符号化/復号化チップの諸元 チップの構成

  37. 微細プロセスにおける最適符号化方式の検討 • 各設計規則とバスの負荷容量(1bitあたり)における最適なデータ符号化方式

  38. 今後の低消費電力設計技術の展望 • デバイス、回路技術 • さらなるVDDの低下：VT制御、リーク制御、SOI • 将来のプロセス技術に適した新たな回路方式 • アーキテクチャ、システム技術 • 不要な電力をカット • 論理、回路、アーキテクチャ、システム、ソフトウェアを通じた低消費電力化 • CAD技術 • Low Power CAD • クロックデザインツール

More Related