1 / 85

5 触发器

5 触发器. 5.1 触发器的电路结构与工作原理. 5.2 触发器的功能. 5.3 触发器的脉冲工作特性及主要参数. 5 触发器. 教学基本要求 :. 1 、熟练掌握不同结构触发器的工作原理及其触发方式。. 2 、熟练掌握不同功能的触发器的逻辑功能。. 3 、正确理解触发器的脉冲工作特性。. 5 触发器. 教学重点 :. 从电路结构形式的角度 ， 要求熟练掌握各触发器的动作特点，如果给出输入波形，要求能够正确地画出输出波形。.

adele-puckett
Download Presentation

5 触发器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 5 触发器 5.1 触发器的电路结构与工作原理 5.2 触发器的功能 5.3 触发器的脉冲工作特性及主要参数

  2. 5 触发器 教学基本要求: 1、熟练掌握不同结构触发器的工作原理及其触发方式。 2、熟练掌握不同功能的触发器的逻辑功能。 3、正确理解触发器的脉冲工作特性。

  3. 5 触发器 教学重点: • 从电路结构形式的角度，要求熟练掌握各触发器的动作特点，如果给出输入波形，要求能够正确地画出输出波形。 从逻辑功能的角度，要求熟练掌握各触发器的逻辑符号（含义）、特性表、特性方程及状态转换图。同样，如果给出输入波形，要求能够正确地画出输出波形。

  4. 5 触发器 建立起两个概念： 教学重点: ① 现态和次态的概念； ② 触发器的逻辑功能和电路结构并没有固定的对应关系。

  5. 5 触发器 现态：触发器接收输入信号之前的状态，叫做现态，用Qn表示 。 次态：触发器接收输入信号之后的状态，叫做次态， 用Qn+1表示。 触发器次态输出Qn+1与现态Qn和输入信号之间的逻辑关系，是贯穿本章始终的基本问题。如何获得、描述和理解这种逻辑关系，是本章学习的中心任务。

  6. 5 触发器 本章讲授思路： 5.1 触发器的电路结构与工作原理 5.2 集成触发器 5.3 触发器功能的转换 5.4 触发器“记忆”功能的举例 5.5 触发器的脉冲工作特性及主要参数

  7. 概 述 1、时序逻辑电路：数字电路中除组合逻辑电路外，还包括另一类具有记忆功能的电路-----时序逻辑电路。 时序逻辑电路任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。 2、触发器：触发器是构成时序逻辑电路的基本逻辑单元 。 能够存储一位二值信息的基本单元电路

  8. 基本概念 触发器特点： 1.具有两个能够自行保持的稳定状态，用来表示逻辑状态 0 和 1 2.根据不同的输入信号，可将输出置成 0或 1。 3.输入信号消失后，能将获得的状态保存下来。 我们在学习过程中，只需了解各种触发器的基本工作原理，但要重点掌握它们的逻辑功能，以便能正确使用它们。 重点： 触发器外部逻辑功能、触发方式。

  9. 概 述 3、触发器的分类 按电路结构分： 按逻辑特性分： RS触发器：置0、置1、保持、不定 基本RS触发器 JK触发器：置0、置1、计数、保持 同步RS触发器 D触发器：置0、置1 主从触发器 边沿触发器 T触发器：计数、保持 时钟触发器

  10. 5.1 触发器的电路结构与工作原理 5.1.1 基本 RS 触发器 5.1.2 同步RS触发器 5.1.3 主从触发器 5.1.4 边沿触发器

  11. 触发器由逻辑门加反馈电路构成，电路有两个互补的 输出端Q和 ,其中Q的状态称为触发器的状态。 5.1.1 基本RS触发器 各种触发器组成的基本单元电路 • 电路结构与逻辑符号 反馈 输入端 输出端 由两个与非门组成 逻辑符号

  12. 5.1.1 基本RS触发器 2、工作原理 1) 无有效电平输入（S=R=1）时，触发器保持稳定状态不变 触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 1 1 0 0 1 1 0 1 1 1 若初态Qn = 1 若初态Qn = 0

  13. 5.1.1 基本RS触发器 2、工作原理 2) 在有效电平作用下（S=0、R=1） ，无论初态Q n为0或1，触发器都会转变为1态。 这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 0 0 0 1 1 1 1 0 0 1 1 若初态Qn = 0 若初态Qn = 1

  14. 5.1.1 基本RS触发器 2、工作原理 3) 在有效电平作用下（ S=1、R=0），无论初态Q n为0或1，触发器都会转变为0态。 这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 1 0 x 1 0 初态Qn = x

  15. 5.1.1 基本RS触发器 R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。此状态为不定状态。为避免不定状态，对输入信号应加S+R=1的约束条件。 2、工作原理 4) 当（ S=0、R=0 ）时，无论初态Q n为0或1，触发器状态不定。 0 1 1 0 初态Qn = x

  16. 5.1.1 基本RS触发器 3、触发方式 置1端 0 1 1 0 置0端 1 0 基本触发器的触发方式属电平触发。

  17. 5.1.1 基本RS触发器 4、逻辑功能 逻辑功能表 保持 置1 置零 R+S=1 不定 触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器原来的状态Qn（也称现态或初态）有关。

  18. 5.1.1 基本RS触发器 4、逻辑功能 特点： ① 有两个互补的输出端，有两个稳态。 ② 有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 ③ R为复位输入端，S为置位输入端，该电路为低电平有效。 ④ 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即“一触即发”。

  19. 5.1.1 基本RS触发器 4、逻辑功能 画工作波形的方法： 1. 根据触发器动作特征确定状态变化的时刻； 2. 根据触发器的逻辑功能确定Qn+1。 工作波形能直观地表示其输入信号与输出的时序关系。 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 0 不定 1 不变 不变 置1 置1 不变 置0 不变 不定

  20. G1 S ≥1 Q S R ≥1 Q R G2 5.1.1 基本RS触发器 5.用或非门实现的基本RS触发器 （a）逻辑图 （b）逻辑符号 输入高电平有效 综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、保持原状态三种功能，R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 由逻辑图可得逻辑表达式为：

  21. 5.1.1 基本RS触发器 数码输出 6、应用举例 例1用基本RS触发器和与非门构成四位二进制数码寄存器。 数码输入 置数控制（LD） 清零输入（Cr） 高电平有效 低电平有效

  22. 5.1.1 基本RS触发器 D3 1 0 1 D2 S=Di 1 0 1 D1 1 1 0 D0 当S=Di=1 当S=Di=0 1 1 0 工作原理： 第一步：清零过程 置 数 前 先 清 零 S=1 R=0 置0 保 持 为 0 S=1 R=1 不变 第二步：置数过程 R=1 Qi=1 置1 1 0 0 1 1 0 Qi=0 不变 S=1 R=1 Qi=Di 不变

  23. 5.1.1 基本RS触发器 例2 消除机械开关振动引起的抖动现象 S接B S接A振动 S 接A S悬空时间 悬空时间 接B振动 S S R R

  24. 5.1.1 基本RS触发器 基本RS触发器存在的问题： • 由与非门组成的基本RS触发器可以实现记忆元件的功能，但是当RS端从“00”变化到“11”时，触发器的下一个状态不能确定，在使用中要加以约束，给使用带来不便。 • 由或非门组成的基本RS触发器同样存在这一问题。因此，要对触发器的输入加以控制。 • 实际应用的触发器是电平型或脉冲型触发器，电路的抗干扰能力差。

  25. 5.1.2 同步RS触发器 在实际应用中，触发器的工作状态不仅要由R、S端的信号来决定，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。

  26. 5.1.2 同步RS触发器 1、电路结构及逻辑符号 电路结构：由基本RS触发器和时钟脉冲控制门电路组成。 逻辑符号 输入控制电路 基本RS触发器 电路结构

  27. & & & & 5.1.2 同步RS触发器 2、工作原理 CP=0：状态不变 CP=1： 状态发生变化。 • S=0，R=0：Qn+1=Qn • S=1，R=0：Qn+1=1 1 0 • S=0，R=1：Qn+1=0 • S=1，R=1：Qn+1= Ф 同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向；CP控制状态转换的时刻。 3、触发方式： 为时钟高电平触发方式。

  28. 5.1.2 同步RS触发器-触发器功能的几种表示方法 ü 1 1 ý 1 þ 3、 触发器功能的几种表示方法 1) 逻辑功能表（CP=1）

  29. RS 触发器次态卡诺图 5.1.2 同步RS触发器-触发器功能的几种表示方法 2) 特性方程 触发器次态Qn+1与输入状态R、S及现态Qn之间关系的逻辑表达式称为触发器的特性方程。 （约束条件）

  30. 0 1 ü 1 1 ý 1 þ 5.1.2 同步RS触发器-触发器功能的几种表示方法 逻辑功能表 3) 状态转换图 S=0 R=1 S=x R=0 S=0 R=x S=1 R=0 状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。 任何电路结构的 RS触发器都有与此相同的功能表、特性方程及状态转换图。

  31. 同步RS触发器真值表 S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Ф 5.1.2 同步RS触发器-触发器功能的几种表示方法 5）波形图：触发器的功能也可以用输入输出波形图直观地表示出来 在CP为高电平期间，R、S信号影响触发器的状态。 在CP为低电平期间，触发器的状态不变。

  32. S(R) 5.1.2 同步RS触发器 4、时序电路分析举例 例1 同步RS触发器及逻辑门组成的时序电路及输入CP、D端波形如图所示，设触发器初态为0，试画出触发器Q 端的输出电压波形。〔同步D锁存器（或称双稳态锁存器），适用于单端输入信号的场合。〕 解：同步RS触发器S=D，R= D, 电路只有置0、置1两种逻辑功能。

  33. 5.1.2 同步RS触发器 5.同步RS触发器存在的问题： 造成空翻现象的原因是同步触发器结构的不完善，下面将讨论的几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。 • 在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。

  34. G G 4 8 G 2 1 S S Q & & G 6 & & Q C1 Q 1R CP & & & & Q R G 5 G 1 G G 7 1 3 G 9 Q’ 5.1.3 主从触发器 1、由两个同步RS触发器组成的主从触发器 （1）电路结构和逻辑符号 “┐”表示“延迟输出” Q’ 从触发器 逻辑符号 主触发器 直接接收输入信号 接收主触发器的输出信号

  35. （2）工作原理（内部原理分析） 5.1.3 主从触发器 Q’和Q’的状态由S和R决定 Q和Q的状态保持不变 当CP=1时： G7被打开 1 1 1 1 CP=1 1 0 G8被打开

  36. 5.1.3 主从触发器 Q’和Q’的状态由S和R决定 ┐ ┐ S 1S 1S CP C1 C1 ┐ ┐ 1R 1R R 1 Q和Q的状态保持不变 （2）工作原理 • 当CP=1时 有效电平 主触发器 从触发器 主触发器根据S和R的状态翻转，而从触发器保持原来的状态不变。 1 0 无效电平 两个同步RS触发器都是在CP=1时有效。

  37. （2）工作原理 Q’和Q’的状态不变 ┐ ┐ S 1S 1S CP C1 C1 ┐ ┐ 1R 1R R 1 Q和Q的状态按Q’和Q’的状态翻转 5.1.3 主从触发器 • 当CP由1变0时 无效电平 主触发器 从触发器 无论S、R的状态如何改变，主触发器的状态不再改变。而此时从触发器按照与主触发器相同的状态翻转。 1→0 0→1 有效电平

  38. （2）工作原理 Q’和Q’的状态不变 ┐ ┐ S 1S 1S CP C1 C1 ┐ ┐ 1R 1R R 1 Q和Q的状态也不变 5.1.3 主从触发器 • 当CP=0时 无效电平 主触发器 从触发器 主触发器被封锁，其状态保持不变；从触发器状态因受主触发器状态影响，此时主触发器状态不变，故从触发器状态也不会再变。 0 1 有效电平

  39. S R Qn Qn+1 说 明 0 0 0 0 0 1 状态不变 0 0 1 1 0 1 状态同R 1 1 0 0 0 1 状态同S ü 1 1 ý 1 þ 1 1 1 1 0 1 － － 状态不定 5.1.3 主从触发器 （3）RS 触发器功能分析 1) 特性方程 2) 逻辑功能表 （约束条件） 3) 状态转换图 S=0 R=1 S=x R=0 S=0 R=x S=1 R=0

  40. 5.1.3 主从触发器 （4）电路特点 ①主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题。 具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。在CP的一个变化周期中触发器输出端的状态只可能改变一次。 ②主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，故主从触发器对输入信号的敏感时间大大缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。 ③仍然存在着约束问题。即在CP＝1期间，输入信号R和S不能同时为1。

  41. 5.1.3 主从触发器 2、主从 JK 触发器 RS触发器的特性方程中有一约束条件SR=0，即在工作时，不允许输入信号R、S同时为1。这一约束条件使得RS触发器在使用时，有时感觉不方便。如何解决这一问题呢？我们注意到，触发器的两个输出端Q、 在正常工作时是互补的，即一个为1，另一个一定为0。因此，如果把这两个信号通过两根反馈线分别引到输入端的G7、G8门，就一定有一个门被封锁，这时，就不怕输入信号同时为1了。这就是主从JK触发器的构成思路。

  42. G G 4 8 G 2 S & & G 6 & & Q CP & & & & Q R G 5 G 1 G G 7 1 3 G 9 5.1.3 主从触发器 J K 电路结构

  43. 主从RS触发器 R = KQ 5.1.3 主从触发器 （2） 主从JK触发器的功能分析 1）逻辑功能：特性方程 将 S 代入上式，得到JK触发器的特性方程： R 电路结构

  44. ü 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 1 ý 1 þ ü 1 ý Qn 0 þ 5.1.3 主从触发器 （2）功能分析 • 2）JK 触发器的功能表 • 3）JK 触发器的状态转换图 J=X K=1 J=X K=0 J=0 K=X J=1 K=X 任何结构的JK触发器都具有与以上相同的功能表、特性方程及状态转换图。

  45. 5.1.3 主从触发器 JK触发器真值表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn （3）工作波形 已知CP、J、K 信号的波形，触发器的初态为0 ,画出输出端Q的工作波形。 在CP脉冲的低电平到来时发生状态变化。 在CP脉冲的高电平期间将输入信号存储于主触发器。 在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。 （2）在CP=1期间，如果输入信号的状态没有改变，判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。 低电平触发 在高电平处接收输入信号

  46. 解：J=D，K= D, 只有置0和置1两种功能。 J(K) JK 触发器真值表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 5.1.3、主从JK 触发器 例1 主从JK 触发器的输入信号CP、D的波形分别如图所示，设触发器的初态为1，试画出输出端 L 的波形。 在CP脉冲的低电平期间将输入信号存储于主触发器。 在CP脉冲的高电平到来时发生状态变化。 CP D Q 高电平触发 Q L

  47. 5.1.3 主从JK 触发器存在的问题 Q J 1J C1 CP Q K 1K CP J K =0 Q 图（b) 主从JK触发器的一次变化波形 问题：一次变化 主从JK触发器如图（a）所示，设初始状态为0，已知输入J、K的波形图如图（b），画出输出Q的波形图。 （a）

  48. 5.1.3 主从JK 触发器存在的问题 CP J K =0 Q 图（b)主从JK触发器的一次变化波形 由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。一次变化现象也是一种有害的现象，如果在CP=1期间，输入端出现干扰信号，就可能造成触发器的误动作。为了避免发生一次变化现象，在使用主从JK触发器时，要保证在CP=1期间，J、K保持状态不变。 要解决一次变化问题，仍应从电路结构上入手，让触发器只接收CP触发沿到来前一瞬间的输入信号。这种触发器称为边沿触发器。

  49. 5.1.4 边沿触发器 边沿触发器不仅将触发器的触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。

  50. 5.1.4 边沿触发器 一、 维持-阻塞D触发器 1、电路结构和逻辑符号 同步RS触发器的基础上，再加两个门G5、G6，将输入信号D变成互补的两个信号分别送给R、S端，即R= ，S=D，就构成了同步D触发器。很容易验证，该电路满足D触发器的逻辑功能，但有同步触发器的空翻现象。 CP G R 1 & & & Q D G G 5 3 S G G 6 4 & & & Q G 2

More Related