دانشگاه صنعتي اصفهان دانشكده برق و كامپيوتر

2. دانشگاه صنعتي اصفهان دانشكده برق و كامپيوتر سمينار دفاع از پايان‌نامه كارشناسي ارشد مهندسي کامپيوتر – معماري سيستم‌هاي کامپيوتري طراحي و ساخت پردازشگر سخت‌افزاري، جهت پردازش سيگنال‌هاي رادار MTI ارائه دهنده : علي بهلولي‌زفره استاد راهنما : دکتر محمد داورپناه جزي استاد مشاور : مهندس محمدرضا اخوان‌صراف با حمايت پژوهشکده مهندسي برق و کامپيوتر دانشگاه صنعتي اصفهان مردادماه 1382

3. رئوس مطالب مقدمه روشهاي پياده‌سازي پردازشهاي ديجيتال معرفي پردازشهاي سيگنال رادار طراحي و پياده‌سازي پردازشگر روشهاي آزمون پردازشگر نتيجه‌گيري و پيشنهادات

4. مقدمه معرفي رادار فرستنده گيرنده پردازشگر داده پردازشگر سيگنال

5. دريافت اکوي اول اکوي مربوط به جسم متحرک PRF ارسال موج دريافت اکوي دوم اکوي برگشتي اکوي مربوط به جسم غير متحرک مقدمه رادار پالسي

6. مقدمه هدف پايان‌نامه • ساخت پردازشگرسيگنال، براي يک رادار پالسي با خصوصيات زير: • ردياب • متحرک داراي سرعت مناسب براي پردازش بلادرنگ داشتن حجم و وزن کم

7. روشهاي‌پياده‌سازي پردازش سيگنال ديجيتال • تعريف پردازش سيگنال ديجيتال: مراحل طي شده براي استخراج اطلاعات از سيگنال‌هاي فيزيکي • عوامل موثر در انتخاب تکنولوژي پياده‌سازي: • سرعت • توان مصرفي • قيمت • حجم • زمان

8. روشهاي‌پياده‌سازي روش‌هاي پياده‌سازي پردازشگر • تکنولوژي انتخاب شده: سخت‌افزارهاي قابل پيکربندي(FPGA)

9. پردازشهاي‌ رادار ساختار پردازش‌ها A/D تقليل‌داده‌ها مجذور کننده انتگرالگير D/A اعمال فيلتر کنسلر دو يا سه پالسي نمونه‌برداري از سيگنال اکوي برگشتي کاهش نمونه‌هاي دريافتي حذف اثر اکوهاي ناشي از اهداف غير متحرک افزايش نسبت سيگنال به نويز افزايش نسبت سيگنال به نويز و جلوگيري از تشخيص اشتباه هدف تبديل نتايج پردازشها به آنالوگ

10. پردازشهاي‌ رادار مشخصات فني سيستم مورد نظر • نمونه‌برداري از اکوي برگشتي با فرکانس 10 مگاهرتز • انجام کلية اعمال پردازشي در کمتر از 400 نانوثانيه • کار در دو مود مختلف PRF • امکان پردازش Coherent MTI • امکان پردازش Non Coherent MTI • انتگرال‌گيري روي 4، 8 و 16، PRF متوالي • سنکرون بودن نمونه‌برداري با لبة PRF با حداکثر اختلاف 25 نانوثانيه • امکان انتخاب يکي از نتايج انتگرال‌گير، مجذور و قدر مطلق براي خروجي • امکان توقف انجام پردازشها و صفر کردن خروجي در زمان‌هاي خاص • برآورده شدن کلية نيازهاي فوق براي دو مسير ورودي کاملاً مجزا

11. Vo1 CH1 (8 Bits ) CH2 (8 Bits ) Vo2 CLK نحوة پياده‌سازي بلوک ‌دياگرام پردازشگر MPU Vin1 ADCU DACU CH1 (8 Bits ) CH2 (8 Bits ) Vin2 CLK Int Mode T0.4 Canceler Type Int On/Off T16 PRF Output Type Non COH PRF Toggle

12. نحوة پياده‌سازي قسمت‌هاي آنالوگ • ADCU • تصحيح ولتاژ ورودي • تبديل دو سيگنال آنالوگ ورودي به ديجيتال • قدرت تفکيک هشت بيتي • حداکثر فرکانس نمونه‌برداري 15 مگاهرتز • نمونه‌برداري با فرکانس 30 مگاهرتز(در صورت ترکيب دو کانال) • DACU • دو مبدل ديجيتال به آنالوگ سرعت بالا • قدرت تفکيک هشت بيتي • قابليت تنظيم ولتاژ خروجي

13. نحوة پياده‌سازي قسمتهاي مختلف بلوک MPU SDRAM SDRAM Spartan II FPGA Spartan II FPGA Test& Configuration Test& Configuration Signal Conditioning Signal Conditioning External SRAM 128KB External SRAM 128KB I/O Oscillator I/O Oscillator

14. تقليل داده تقليل داده تقليل داده تقليل داده مجذور کننده اعمال فيلتر کنسلر سه پالسي يا دو پالسي انتگرال‌گير قدر مطلق قدر مطلق اعمال فيلتر کنسلر سه پالسي يا دو پالسي انتخاب خروجي نحوة پياده‌سازي مسير انجام پردازش‌ها در FPGA Xn، 8 بيت تقليل داده تقليل داده قدر مطلق قدر مطلق مجذور کننده انتگرال‌گير Yn، 10 بيت Abs_Yn 9 بيت Wn،18 بيت Sn: 22 بيت اعمال فيلتر کنسلر سه پالسي يا دو پالسي Yn، 10 بيت انتخاب خروجي خروجي: 8 بيت مسير پردازش در حالت Non ‍Coherent MTI مسير پردازش در حالت ‍Coherent MTI

15. PRF(n-15) Y0 Y1 Y1000 PRF(n-14) Y0 Y1 Y1000 PRF(n-1) Y0 Y1 Y1000 مجموع 16 PRF قبل S0 S1 S1000 نحوة پياده‌سازي تکنيک‌هاي بکار رفته براي انتگرال‌گيري • کم کردن تعداد دسترسي ها به حافظه از 16 به 4

16. نحوة پياده‌سازي تکنيک‌هاي بکار رفته براي انتگرال‌گيري • استفاده از تقريب در انتگرالگيري • حذف 6 بيت کم ارزش Wnها • احتمال بروز خطا برابر • تبديل باس داده از 44 بيت به 32 بيت 1 32

17. نحوة پياده‌سازي اعمال کنترلي FPGA • خواندن و نوشتن در حافظة خارجي • خواندن و نوشتن در حافظة داخلي • توليد پالس ساعت بلوک ADCU

18. نحوة پياده‌سازي ماشين حالت پردازشگر S0 n<=0 Ext_data<='Z' flag<=0 Int_addr<=n Ext_RD<=1 Mem_RD<='1' Ext_WR<=1 Mem_WR<='1' Ext_Addr<=Z ADCLK<='0' Ext_data<=0 S1 Ext_Addr<=(k-15,n) Mem_RD<='0' init='1' S2 or W <=Ext_data n,k-15 edge_prf='1' ADCLK<='1' No Yes X <=A/D flag=0 X <=A/D tmp2 tmp S3 Ext_addr<=(k-16,n) Int_Mem<=A/D Yes Yes Yes Y X X X Yn<=0 flag=0 flag=0 COH=1 No <= -2 + tmp1 tmp1 n,k-1 n,k-2 No No X Y X X X X Int_data<= Y X X n<=MAX(| -127|,| -127|)+127-2 + X <= -2 + tmp1 tmp1 tmp2 n,k-1 n,k-2 tmp2 t mp 2 n,k-1 n ,k -2 X Y Int_data<= n<=0 tmp2 Int_data<=MAX(|Xtmp1-127|,|Xtmp2-127|)+127 Y Y Y n<=MAX(| |,| |) tmp1 tmp2

19. S4 SUM<=Ext_data Mem_RD<=1 ADCLK<=0 S5 W Y * Y n,k n,k <= n,k Ext_data<=Y * Y n,k n,k SUM <=SUM- W tmp n ,k -15 Ext_addr<=(k-15,n) Yes Mem_WR<=0 NO flag=0 Mem_WR<=1 S6 Mem_WR<=1 ADCLK<=1 S0 No S flag=0 n<=SUM + W tmp n,k S7 Mem_WR<=0 Ext_data<= S n No flag=0 n<=n+1 Ext_addr<=(k-16,n) flag<=not flag

20. Constraint Requested Actual TS_CLK = PERIOD TIMEGRP "CLK" 25 nS HI GH 50.000000% 25.000ns 24.976ns COMP "Mem_RD" OFFSET = OUT 10 nS AFTER COMP "CLK" 10.000ns 7.734ns COMP "Mem_WR" OFFSET = OUT 10 nS AFTER COMP "CLK" 10.000ns 7.640ns TIMEGRP "AddrBus" OFFSET = OUT 10 nS AFTER COMP "CLK" 10.000ns 7.644ns TIMEGRP "DataBus" OFFSET = OUT 10 nS AFTER COMP "CLK" 10.000ns 8.298ns TIMEGRP "DataBus" OFFSET = IN 10 nS BEFORE COMP "CLK" 10.000ns 2.900ns نحوة پياده‌سازي نتايج نهايي کدهاي پياده‌سازي شده روي تراشه‌ي SpartanII Device utilization summary: Number of External GCLKIOBs 3 out of 4 75% Number of External IOBs 91 out of 140 65% Number of LOCed External IOBs 91 out of 91 100% Number of BLOCKRAMs 12 out of 12 100% Number of SLICEs 642 out of 1728 37% Number of GCLKs 1 out of 4 25%

21. آزمون آزمون • هدف آزمون • اطمينان از صحت عملکرد • مکان‌يابي خرابي • روشهاي آزمون • روشهاي استاندارد نظير JTAG • روشهاي ابتکاري

22. FPGA ADCU DACU SRAM پردازشگر آزمون آزمون ديجيتال پردازشگر • روش سريع • روش کند • روش online

23. آزمون آزمون آنالوگ • روش آزمون : اعمال سيگنال‌هاي زير و مشاهدة خروجي: • ولتاژ DC • سيگنال متناوب با فرکانس PRF • سيگنال متناوب با فرکانس برابر نصف فرکانس PRF

24. آزمون نتايج بدست آمده از آزمون‌هاي آنالوگ • مشخصات سيگنال ورودي: • موج سينوسي • فرکانس Khz1.25 • دامنه 5/1 ولت • به همراه افست • PRF از نوع 400ميکرو • پردازش‌ها: • کنسلر دو پالسي • قدر مطلق

25. آزمون نتايج بدست آمده از آزمون‌هاي آنالوگ • مشخصات سيگنال ورودي: • موج سينوسي • فرکانس Khz1.25 • دامنه 5/1 ولت • بدون افست • PRF از نوع 400ميکرو • پردازش‌ها: • کنسلر دو پالسي • انتگرال‌گيري با پنجرة 16

26. آزمون نتايج بدست آمده از آزمون‌هاي آنالوگ • مشخصات سيگنال ورودي: • موج سينوسي • فرکانس Khz1.25 • دامنه 5/1 ولت • بدون افست • PRF از نوع 400ميکرو • پردازش‌ها: • کنسلر دو پالسي • انتگرال‌گيري با پنجرة 8

27. آزمون نتايج بدست آمده از آزمون‌هاي آنالوگ • مشخصات سيگنال ورودي: • موج سينوسي • فرکانس Khz1.25 • دامنه 5/1 ولت • بدون افست • PRF از نوع 400ميکرو • پردازش‌ها: • کنسلر سه پالسي • انتگرال‌گيري با پنجرة 8

28. آزمون نتايج بدست آمده از آزمون‌هاي آنالوگ • مشخصات سيگنال ورودي: • موج سينوسي • فرکانس Khz2.5 • دامنه 5/1 ولت • بدون افست • PRF از نوع 400ميکرو • پردازش‌ها: • کنسلر سه پالسي • قدر مطلق

30. نتايج و پيشنهادات نتيجه‌گيري • تحقق تمام اهداف پايان‌نامه در جهت طراحي و ساخت و عملياتي نمودن يک پردازشگر با خصوصيات زير: • پردازش همزمان دو مسير ورودي • انعطاف بالا • آزمون پذيري کامل • امکان استفاده از پردازشگر براي منظورهاي ديگر، نظير پردازش تصوير و پياده‌سازي پردازنده‌هاي آموزشي

31. نتايج و پيشنهادات پيشنهادات • راه‌اندازي SDRAM تعبيه شده روي پردازشگر • پياده‌سازي روش ارائه شده براي تست دائمي حافظه‌ها • بهينه کردن تعداد CLBهاي استفاده شده از FPGA

32. با تشکر از حضور سروران گرامي