1 / 65

第 14 章 时序逻辑电路

清华大学电机系唐庆玉编 1997 年 10 月 18 日. 此课件系清华大学电机系唐庆玉于 1997 年制作，如发现有人剽窃必究法律责任！. 千岛湖风光. 千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究. 第 14 章 时序逻辑电路. 第 08 讲. 14.1 触发器 14.1.3 J-K 触发器. 14.3 计数器. 清华大学电机系唐庆玉编 1997 年 10 月 18 日. Q. Q. Q. Q. S. R. S. R. CP. CP. K. K. J. J. 14.1.3 J-K 触发器.

angelica-rosales
Download Presentation

第 14 章 时序逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 清华大学电机系唐庆玉编1997年10月18日 此课件系清华大学电机系唐庆玉于1997年制作，如发现有人剽窃必究法律责任！ 千岛湖风光 千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究 第14章 时序逻辑电路 第08讲 14.1 触发器 14.1.3 J-K触发器 14.3 计数器 清华大学电机系唐庆玉编 1997年10月18日

  2. Q Q Q Q S R S R CP CP K K J J 14.1.3 J-K触发器 1. 维持—阻塞型J-K触发器（边沿触发）— 类型及符号 有2种类型: CP下降沿触发 CP上升沿触发

  3. Q Q S R CP K J 维持—阻塞型J-K触发器 (续) R、S端功能 R复位端 S置位端 R=0,S=1时Q=0 R=1,S=0时Q=1 正常工作时 R=1,S=1 CP下降沿触发的J-K触发器的R、S功能相同

  4. J K CP Q n+1 说明 0 0 Q n 保持 0 1 0 清0 1 0 1 置1 1 1 Q n 翻转 0,1 Q n Q Q S R CP K J 维持—阻塞型J-K触发器(续) J、K控制端的功能 CP 下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发 CP上升沿触发

  5. CP 2 Q CP Q Q Q 0 S R 1 CP K J CP Q 用J-K触发器构成2分频器 当JK=11时，在CP上升沿翻转 RS,JK甩空或通过 4.7k的电阻接高电平 FQ = FCP/2

  6. 1Q 2Q Q Q Q Q S S R R CP CP K K J J CP 4 2Q CP 2个2分频器级联组成4分频器 F2Q = FCP/4

  7. CP Q Q 0 Q S R CP K J 1 CP Q 用CP下降沿触发的J-K触发器构成2分频器 当JK=11时，在CP下降沿翻转

  8. CP Q Q S R CP K J J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 2. 主从型J-K触发器 符号 在CP上升沿时,接收J、K 信息,Q不变化 在CP下降沿时,根据接收 到的J、K信息，Q变化

  9. CP J K J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn CP Q 0 主从型J－K触发器工作波形图举例 接收JK 信号 Q状态 转变 置1 清0 翻转 翻转

  10. Q Q S R J K CP & & J2 J1 K2 K1 K=K1•K2 J=J1•J2 有多个J、K控制端的J-K触发器

  11. 1 1 J Q D J D K Q3 Q Q2 CP CP K 触发器课堂练习 题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.

  12. J=0、K=1时，CP Q=0 J=1、K=0时，CP Q=1 D Q2 CP 1 CP D J Q3 Q J D Q CP (J) K 1 K Q3 K Q2 触发器课堂练习(续) 维-阻型J-K触发器 主从型J-K触发器

  13. 0 0 0 0 +) 1 0 0 0 1 +) 1 0 0 1 0 第0位的1相当于十进制的1 第1位的1相当于十进制的2 14. 3计数器 14.3.1 二进制计数器 二进制数: 用0和1两个数字表示, 加1计数,逢2进1

  14. 权重: 8421码 B代表二进制数 (Binary) D代表十进制数 (Decimal) 二进制数 4位二进制数: Q3 Q2 Q1 Q0 位数: 3 2 1 0 8 4 2 1 相当于十进制数: 8Q3+4Q2+2Q1+1Q0 例: Q3Q2Q1Q0=1010B =81+4 0+21+10 =10D

  15. 4位二进制表示的最大数为: 1111B=8+4+2+1=15D= 8位二进制表示的最大数为: 11111111B= 16位二进制表示的最大数为: 二进制数所表示数的范围:

  16. CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 4位二进制加法计数器状态转换表 要求: 每来一个CP,计数器加1

  17. J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Q n Q Q R S J K 由JK=11控制触发器 翻转计数 1. 异步二进制加法计数器 用触发器组成计数器 例: 用维—阻型J-K触发器组成异步二进制加法计数器 CP上升沿触发

  18. Q3 Q2 Q0 Q1 Q Q Q Q Q Q Q Q R R R R S S S S K K K K J J J J CP R 计数脉冲 用4个维—阻型J-K触发器组成 4位异步二进制加法计数器 进位脉冲 清0脉冲

  19. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 CP 1 1 Q0 Q0的上升沿 Q1翻转 0 0 0 0 Q0 Q2 Q1 Q3 Q Q Q Q 1 1 Q1 Q Q Q Q R R R R S S S S 0 0 0 0 Q1的上升沿 Q2翻转 K K K K J J J J R CP 1 Q2 0 0 0 0 0 Q2的上升沿 Q3翻转 1 1 Q3 0 0 0 0 4位异步二进制加法 计数器时序图 CP的上升沿 Q0翻转 异步: 各触发器不同时翻转, 从低位到高位依次翻转

  20. CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 4位异步二进制加法计数器状态转换表 每16 个CP 循环一周

  21. J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Q n J-K触发器真值表 2. 同步二进制加法计数器 同步: 每个触发器都用同一个CP触发，要翻转时同时 翻转 设计方法: 用低位的Q控制高位的J、K， 决定其翻转还是不翻转。 JK＝00时，不翻转(保持原状) JK＝11时，翻转

  22. CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 (1) Q0的翻转： 每来一个CP，Q0翻转 一次 分析状态转换表，找出控制规律： (2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次 (3) Q2的翻转: Q1Q0=11时,再来一个 CP,Q2翻转一次 (4) Q3的翻转: Q2Q1Q0=111时,再来一个CP,Q3翻转一次

  23. Q0 Q1 Q2 Q3 & Q1Q0 Q2Q1Q0 & Q Q Q Q Q Q Q Q R R R R S S S S CP K K K K J J J J 清0脉冲 R 用维—阻型J-K触发器 同步二进制加法计数器设计 J,K=(Q2•Q1•Q0) J,K=(Q1•Q0) J,K=Q0 JK=11 (1) Q0的翻转： 每来一个CP，Q0翻转 一次 (2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次 (3) Q2的翻转: Q1Q0=11时,再来一个 CP,Q2翻转一次 (4) Q3的翻转: Q2Q1Q0=111时,再来一个CP,Q3翻转一次

  24. Q0 Q1 Q2 Q3 & Q1Q0 Q2Q1Q0 & Q Q Q Q Q Q Q Q R R R R S S S S CP K K K K J J J J 清0脉冲 R 波形图 同步二进制加法计数器 同步二进制加法计数器的波形图 与异步二进制加法计数器的画法 相同,状态转换表也相同，但是...

  25. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 CP 1 1 Q0 0 0 0 0 1 1 Q1 0 0 0 0 1 Q2 0 0 0 0 0 1 1 Q3 0 0 0 0 同步计数器各触发器在同一时刻翻转 时序图 4位同步二进制加法计数器 而异步计数器各触发器 翻转时刻不同,低位的领先, 高位的迟后, 延迟时间为 纳秒(ns)级

  26. 14.3.2 十进制计数器 编码方法: 用4位二进制数表示1位十进制数, 称为二—十进制编码, 又称BCD码 ( BCD—Binary Coded Decimal ) 二进制数用8421码 十进制数用0~9十个数字表示,而 数字电路中使用二进制,所以须用 二进制数给十进制数编码 十进制数: 用0 ~ 9 共十个数字表示 所以,用十个4位二进制数表示0~9

  27. CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 CP Q3 Q2 Q1 Q0 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 BCD码 0001 0000 0000 十进制数 十进制数的编码方法 例: 3位十进制数: 100, 用BCD码表示 0 0 1

  28. Q 在CP 时,根据JK状态Q变化 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Q n Q R S CP J K 异步十进制加法计数器设计 (用下降沿触发的维—阻型J-K触发器)

  29. CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 (1) CP 时,Q0翻转,JK=11 (2) Q0时,Q1翻转 (3) Q1 时, Q2翻转,JK=11 (4) Q0 时, Q3翻转,且 Q2Q1=11时,Q3由0翻转成1 0 0 (5)当Q3=1(Q3=0)且Q0时,将Q1清0 0 0 异步十进制加法计数器设计 (用下降沿触发的维—阻型J-K触发器) 分析状态转换表,找出JK控制规律: Q2Q1=00时,Q3被清成0 10 1 0 1 0

  30. Q3 Q2 Q0 Q1 (1) CP 时,Q0翻转,JK=11 & Q2Q1=00时,Q3被清成0 (2) Q0时,Q1翻转 Q Q Q Q Q Q Q Q (3) Q1 时, Q2翻转,JK=11 R R R R S S S S K K K K J J J J (4) Q0 时, Q3翻转,且 Q2Q1=11时,Q3由0翻转成1 CP R (5)当Q3=1(Q3=0)且Q0时,将Q1清0 异步十进制加法计数器设计 (用下降沿触发的维—阻型J-K触发器)

  31. 异步十进制加法计数器 (用下降沿触发的维—阻型J-K触发器) 时序图 1 2 3 4 5 6 7 8 9 10 CP 1 1 1 1 1 Q0 0 0 0 0 0 0 1 1 1 1 Q1 0 0 0 0 0 0 0 1 1 1 1 Q2 0 0 0 0 0 0 0 1 1 Q3 0 0 0 0 0 0 0 0 0

  32. CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 十进制加法计数器状态转换表 每10个CP循环一周

  33. 100进制计数器 2个十进制计数器组成1个 个位数 十位数 Q3 Q2 Q0 Q1 进位脉冲 & Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q Q Q Q 异步十进制加法计数器 异步十进制加法计数器 异步十进制加法计数器 Q Q Q Q R R R R S S S S K K K K J J J J R R R CP CP CP CP R CP R 异步十进制加法计数器 Q3由1变成0时，向十位数送一个进位脉冲， 使十位数计一个数，同时个位数全变成0000

  34. 14.3.4 数字集成电路计数器 常用数字集成电路计数器芯片举例: 74LS160 4位同步十进制加法计数器，直接清除 74LS161 4位同步二进制加法计数器，直接清除 74LS162 4位同步十进制加法计数器，同步清除 74LS163 4位同步二进制加法计数器，同步清除 74LS190 4位同步十进制加/减法计数器 74LS191 4位同步二进制加/减法计数器 74LS192 4位同步十进制加/减法计数器，带清除 74LS193 4位同步二进制加/减法计数器，带清除

  35. 一位二进制计数器 三位五进制计数器 QA QC QB QD 2  5 & S9(1) S9(2) & R0(1) R0(2) CPA CPB 1. 集成计数器74LS90 (国产T4290) (1)74LS90的逻辑结构及功能－2分频和5分频的十进制计数器 输出 时钟 控制信号 (下降沿触发)

  36. QC QB QD QA S9(2) CPB QD QC QB 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 S9(1) 2 &  5 R0(1) & R0(2) CPB CPA CPA QA n+1 QA n 74LS90的功能（计数功能） 5分频器 (五进制计数器) 2分频器 (二进制计数器)

  37. QC QB QD QA S9(1) 2  5 & S9(2) R0(1) & R0(2) R0(1) R0(2) S9(1) S9(2) 功能 1 1 任一为0 清0(QDQCQBQA=0000) 任意 1 1 置9(QDQCQBQA=1001) 任一为0 任一为0 计数 CPB CPA 74LS90的功能(置9端、清0端的功能）

  38. QC QB QD QA QD QC QB QA R0(1)=1 R0(2)=1 S9(1) R0(1) R0(2) S9(1) S9(2) 2  5 & S9(2) R0(1) 清0 & R0(2) CPB CPA 74LS90 CPB CPA 计数 CP R0(1)=0 R0(2)=0 (2) 由74LS90构成任意进制计数器 (a)用一片74LS90组成BCD码异步十进制计数器 计数转换状态表如下:

  39. CPA QD QC QB QA 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 CPA QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 五进制 用74LS90组成的异步十进制计数器 转换状态表 每一个QA的下降沿(1→0),QB翻转一次 每一个CPA的下降沿,QA翻转一次

  40. CPA QC QB QA 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 QD QC QB QA R0(1) R0(2) S9(1) S9(2) CPB CPA 0 0 0 (b) 用一片74LS90组成六进制计数器 先接成十进制计数器 当QCQB=11时,将输出清0 CP 进位脉冲 计数脉冲

  41. CPA QC QB QA 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 0 0 0 CP 1 2 3 4 5 6 1 1 1 QA 0 0 0 0 1 1 QB 0 0 0 0 0 1 1 QC 0 0 0 0 0 (b) 用一片74LS90组成六进制计数器（续） 波形图

  42. QD QC QB QA R0(1) R0(2) S9(1) S9(2) 74LS90 CPB CPA CP 总结: 用一片74LS90设计N进制计数器的一般方法 第N个CP脉冲后,由输出端的“1”去控制清0端 R0(1)、R0(2),将输出端全部清0 练习1: 下图是几进制计数器? 输出端状态的变化范围: 0000~0111 答: 8进制

  43. & QD QC QB QA R0(1) R0(2) S9(1) S9(2) 74LS90 CPB CPA CP 答: 7进制 练习2: 下图是几进制计数器?

  44. 即: CP 91 0 0 1 0 0 0 0 练习3: 九进制计数器如何设计? 第9个CP脉冲后,QDQCQBQA=1001时, 用QD 和QA的1去R0(1)、 R0(2)将输出清0

  45. QD QC QB QA R0(1) R0(2) S9(1) S9(2) 74LS90 CPB CPA CP 用一片74LS90设计九进制计数器

  46. QD 十进制计数器 十进制计数器 (74LS90) (74LS90) (c) 用2片74LS90组成100进制计数器 方法: 用2个十进制计数器级联,框图如下: 个位 十位 CP 个位向十位的进位脉冲 计数脉冲 详细电路图如下:

  47. QD QC QB QA QD QC QB QA R0(1) R0(2) R0(1) R0(2) S9(1) S9(2) S9(1) S9(2) 74LS90 74LS90 CPB CPA CPB CPA CP CP 用2片74LS90组成100进制计数器 个位 十位 十进制计数器 十进制计数器 100进制计数器,计数范围: 00~99

  48. 方法: 先将每片74LS90构成十进制计数器,然后级 联,组成100进制计数器，当输出出现： 0010 0100 时，将输出同时清0。 个位=4 十位=2 (d) 用2片74LS90组成24进制计数器 即用十位的QB 和个位的QC送R0(1) 和 R0(2)， 这样，计数范围变为 00～23，即24进制 计数器

  49. QD QC QB QA QD QC QB QA S9(1) S9(2) S9(1) S9(2) R0(1) R0(2) R0(1) R0(2) 74LS90 74LS90 CPB CPA CPB CPA CP 用2片74LS90组成24进制计数器 先接成100进制计数器 R0（1）、R0（2）同时为1，输出 清0 计数范围为 00～23

  50. 方法: 先将每片74LS90构成十进制计数器,然后级联, 组成100进制计数器。当输出出现： 0011 0111 时，将输出同时清0。 个位=7 十位=3 (e) 用2片74LS90组成37进制计数器

More Related