Download
1 / 19
210 likes | 330 Views
SST39VF400 芯片简介. 一 . 概述. SST39VF400 是 256K×16bit 的 CMOS 多功能 Flash 器件 , 编程和擦除需要 2.7~3.6V 电压 . 典型的数据读取时间为 70ns(VF400-70 系列 ) 或 90ns (VF400-90 系列 ); 扇区擦除和块擦除时间为 18ms; 片擦除时间为 70ms; 逐字编程时间 ( 写入一个字 ) 为 14us. 并且擦写时间固定 , 与芯片的擦写次数无关 . 该器件可以支持一万次的擦 / 写 , 数据可以保持 100 年以上. 右图为该芯片的 TSOP 封装图 .
E N D
一.概述 SST39VF400是256K×16bit的CMOS多功能Flash器件,编程和擦除需要2.7~3.6V电压.典型的数据读取时间为70ns(VF400-70系列) 或 90ns (VF400-90系列);扇区擦除和块擦除时间为18ms;片擦除时间为70ms;逐字编程时间(写入一个字)为14us.并且擦写时间固定,与芯片的擦写次数无关.该器件可以支持一万次的擦/写,数据可以保持100年以上.
右图为该芯片的TSOP封装图. /CE:片选端 /OE:输出允许端 /WE:写使能端 NC:不连接 VSS:接地 VDD:电源(2.6~3.7V电压)输入 A17~A0:18个地址输入引脚.用于提供存储单元地址.在扇 区擦除操作中A17~A11用来选择扇区;在块擦除操作中,A17~A15用来选择块. DQ15~DQ0:数据输入/输出引脚.在读过程中输出数据,写过程中接收数据,当/OE或/CE为高电平时,输出为高阻态. 二.引脚结构及连接
本实验系统中Flash芯片的地址输入端A17~A0与DSP的地址总线A17~A0相连，数据输入/输出端 DQ15~DQ0与DSP的数据总线D15~D0相连. 三个控制端/CE, /OE, /WE均通过双向三态缓冲器16245接到CPLD芯片相应的I/O端,就内部逻辑来讲这三个信号都是由DSP的/MSTROB(存储器选通信号)和R/W(读/写选通信号)经过CPLD逻辑产生. VDD端接入由电压变换芯片TPS767D318提供的3.3V电压, VSS端接地.
三.工作模式 (6种)芯片通过三个控制端状态以及软件指令序列来区别不同的模式 Mode /CE /OE /WE DQ • 读VIL VIL VIH DOUT • 编程VIL VIH VIL DIN • 擦除VIL VIH VIL X • 待用VIH X X High Z • 写禁止X VIL X High Z/ DOUT X X VIH High Z/ DOUT • 产品识别 硬件模式VIL VIL VIH厂商代码 (00BF) 器件代码 (2780) 软件模式VIL VIL VIH
1.读操作 由/CE和/OE控制,时序图如下: 读时间(>=70或90ns) 地址访问时间 片使能取数 时间 从地址变化到输出就绪时间,最小值0
2.编程操作 SST39VF400采用逐字写入方式编程. 编程操作包括三个阶段: • 三个字节加载序列用于软件保护 • 加载该字的地址及数据.地址在/CE或/WE二者中最后到来的下降沿处被锁存,数据在/CE或/WE二者中最先到来的上升沿处被锁存 • 内部编程操作.在第四个先到来的/CE或/WE的上升沿开始,在20us之内完成,通过写操作状态检测判断该过程的结束. 右图为其操作流程.
(1)/WE控制的编程操作时序图 内部编程操作开始 编程时间(<20us) 地址持续时间 >=30ns 数据保持时间 地址准备时间 数据准备时间,>=30ns
3.片擦除操作 片擦除操作允许用户擦除整个存储器内容,到全”1”态.在整个芯片需要被快速擦除时使用. 通过执行一个带有片擦除指令(10H)和地址5555H的6字节指令序列,片擦除操作开始.在最先到达的第六个/WE或/CE的上升沿处,开始内部擦除操作. 操作流程如右图所示. (片擦除时间)
/WE控制的片擦除时序图(/CE控制的情况与之类似)/WE控制的片擦除时序图(/CE控制的情况与之类似) 六字节前导码用于识别片擦除操作并提供软件保护 片擦除时间,<100ms
4.其它操作模式 • 扇区/块擦除:与片擦除操作类似,具体的前导码格式见软件指令序列表. • 编程/擦除结束检测:本芯片提供两个软件方式检测一个编程或擦除过程的结束,以使系统的写循环时间达到最优.在内部编程或内部擦除开始时刻,该模式被使能. ①/Data循环检测(DQ7):在芯片的内部编程操作期间,读DQ7将得到正确数据的补码,当编程结束后,读DQ7将得到正确的结果,这时器件就准备进入下一次操作.在内部擦除操作期间,读DQ7将得到’0’,当擦除结束后,DQ7上将得到’1’.
②反复位(DQ6):芯片在内部编程或擦除操作期间,连续读DQ6将得到交替的”010101…”这样的结果,而当编程或擦除结束后, DQ6上的数据将停止这种反复. • 产品识别模式:该模式可以被硬件或软件操作访问. 硬件模式典型地用于编程者识别对SST39VF400器件的正确算法;软件模式可以使用户在一个复杂电路系统中方便的找出这个芯片.软件操作指令格式见软件指令序列表. • SST39VF400还提供了通用Flash存储器界面(CFI)信息来描述芯片的特点.一旦进入CFI询问模式,系统就可以读取CFI数据,了解芯片的相关参数设置.进入CFI询问模式的指令格式见软件指令序列表.
退出产品识别模式或CFI模式, 是通过发出软件身份 (ID)退出命令序列的,它使器件返回到标准的读模式下.这个命令也可以在用于器件行为异常时的复位.命令代码格式见软件指令序列表. • 写禁止模式: SST39VF400器件提供数据保护,使芯片免受误操作的影响.少于5ns的/WE或/CE脉冲将不能启动一次写过程(编程或擦除);而且当VDD电压小于1.5V时,将进入写禁止模式.这个模式下,强制/OE为低电平,/CE或/WE为高电平.这将在芯片加电或断电时刻防止无意的写入.
待用模式:SST39VF400器件可以在一个有效的读操作,数据被访问后自动置于待用状态,减少IDD有效电流,降低功耗.当地址跳变或控制信号跳变以开始另一个读过程时,芯片将自动结束待用模式.待用模式:SST39VF400器件可以在一个有效的读操作,数据被访问后自动置于待用状态,减少IDD有效电流,降低功耗.当地址跳变或控制信号跳变以开始另一个读过程时,芯片将自动结束待用模式.
五.DSP芯片的自举加载 及Flash芯片的编程操作过程 • DSP芯片的自举加载完成上电时从外部加载并执行用户程序代码的任务.在DSP处于MC(微计算机)模式时,系统复位后,程序计数器(PC)自动设置成程序加载器 Bootloader(DSP内部ROM的一段程序代码) 的首地址(0FF80H),并运行之. • 数据的宽度是8位还是16位,外部空间访问的等待周期数,主程序首地址等等信息就来自boot表头,它存在于待加载数据的头部,具有固定的格式. • 数据空间并行加载是比较常用的加载方式.该方式的工作流程是： ①系统复位,程序从内部ROM的0xff80处开始执行bootloader程序； ②bootloader依次检测加载方式信息； ③检测到HPI方式和IO方式加载失败后,读取外部数据空间0XFFFF处 数据,并作为boot表的首地址； ④检测相关信息,确认是数据空间方式加载； ⑤开始加载； ⑥加载结束,PC值修改为主程序首地址值,从此处开始运行.
DSP访问Flash的地址映射为： 在使用时,查此表可以确定对Flash读或写操作时使用DSP芯片存储空间的情况.
将Flash读写跳线器设置为写方式 根据编程者的需要依据固定格式设计表头,下载表头代码到Flash的合适位置 紧接表头写入专门设计的程序代码,这部分与表头一起构成boot表. 应通过对程序空间的18000h-1ffffh的写操作来完成 最后在外部数据空间的ffffh处设置boot表头地址. 完成下载后，复位或断电后重新加电，则DSP芯片自举加载Flash中的程序到目的地址处 Flash芯片的编程操作过程:
软件指令序列表 注意: (1)A14~A0为固定格式,A15~A17为无关位 (2)SAX为扇区地址,由A17~A11提供; BAX为块地址,由A17~A15提供 (3)WA为数据的存入地址
