1 / 22

9. 機能的 な順序回路

9. 機能的 な順序回路. 五島 正裕. 機能的な組み合わせ回路. これまでの内容 すべての組み合わせ回路 ： 論理関数（完全集合） 論理回路の簡単化 ⇒ 最小の積和形（和積型）回路 しかし，実際は … 大規模で複雑な回路に対しては困難： その論理関数を求める それを簡単化する. 機能的な組み合わせ回路. 階層化設計 (hierarchical design) ex) ソフトウェアのサブルーチン 機能的な組み合わせ回路 比較的単純 頻繁に使われる. 機能的な組み合わせ回路の例. 非演算回路 セレクタ デコーダ エンコーダ 演算回路 ALU

ata
Download Presentation

9. 機能的 な順序回路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 9. 機能的な順序回路 五島 正裕

  2. 機能的な組み合わせ回路 • これまでの内容 • すべての組み合わせ回路 ： 論理関数（完全集合） • 論理回路の簡単化 ⇒ 最小の積和形（和積型）回路 • しかし，実際は… • 大規模で複雑な回路に対しては困難： • その論理関数を求める • それを簡単化する

  3. 機能的な組み合わせ回路 • 階層化設計 (hierarchical design) • ex) ソフトウェアのサブルーチン • 機能的な組み合わせ回路 • 比較的単純 • 頻繁に使われる

  4. 機能的な組み合わせ回路の例 • 非演算回路 • セレクタ • デコーダ • エンコーダ • 演算回路 • ALU • シフタ • 浮動小数点演算器

  5. 機能的な順序回路 • これまでの内容 • すべての順序回路 ： 状態遷移 • 順序回路の簡単化 ⇒ 状態遷移の簡単化 • しかし，実際は… • 大規模で複雑な回路に対しては困難： • その状態，遷移を求める • それを簡単化する

  6. 機能的な組み合わせ回路 • 階層化設計 (hierarchical design) • ex) ソフトウェアのサブルーチン • 機能的な順序回路 • 比較的単純 • 頻繁に使われる

  7. 機能的な順序回路の例 • 機能的な順序回路の例： • レジスタ • カウンタ • シフト・レジスタ

  8. D D D Q Q Q レジスタ • n-bit レジスタ ≒ • n 個の D-FF Q[0] D[0] Q[1] D[1] Q[n−1] D[n−1] clk

  9. D D D Q Q Q レジスタ（ライト・イネーブル付き） • n-bit レジスタ ≒ • n 個の D-FF • Write-Enable：we • 0:　保持 • 1:　書き込み Q[0] D[0] Q[1] D[1] Q[n−1] D[n−1] we clk

  10. D D D Q Q Q レジスタ（ライト・イネーブル付き） • n-bit レジスタ ≒ • n 個の D-FF • Write-Enable：we • 0:　保持 • 1:　書き込み • クロック・ゲーティング Q[0] D[0] Q[1] D[1] Q[n−1] D[n−1] we clk

  11. D Q クロック・ゲーティング we clk c time 下げるのが遅いと... clk we c 失敗！

  12. リセット • フリップ・フロップ • 初期状態（電源投入直後の状態）：不定(unknown) 1 0 0 1

  13. 非同期リセット付き D-FF • 非同期リセット(asynchronous reset) • クロックと関係なく（非同期に），出力を 0 に data Q D sync_reset’ clock R R async_reset’ D Q R

  14. D D D Q Q Q （バイナリ）カウンタ Cin • 二進数を保存 • 入出力： • キャリー入力：Cin • 1 : インクリメント Q[0] C0 Q[1] 桁上げ(carry) C1 0 1 1 1 Q[2] +) 1 0 1 1 1 1 0 0 C2 clk

  15. （バイナリ）カウンタ • カウンタ： • アップ・カウンタ • ダウン・カウンタ • アップ／ダウン・カウンタ

  16. D D D Q Q Q シフト・レジスタ • n-bit レジスタ • 入出力： • Serial-In : SI • Parallel-Out : PO[n−1...0] PO[0] SI PO[1] PO[n−1] clk

  17. D D D Q Q Q シフト・レジスタ（並列ロード付き） • n-bit レジスタ • 入出力： • Serial-In : SI • Parallel-Out : PO[n−1...0] • Parallel-In : PI[n−1...0] • Load：l • 0:　シフト • 1:　ロード SI PO[0] PI[0] PO[1] PI[1] PO[n−1] PI[n−1] l clk

  18. シフト・レジスタ • 並列―直列，直列―並列変換 (parallel-serial, serial-parallel conversion) SI SI PI PO PI PO SO SO clk clk clock recovery

  19. リング・カウンタ • リング・カウンタ • シフト・レジスタの FF のうち， • 1つ： プリセット • 残り：リセット P D Q D Q D Q D Q R R R clk reset’

  20. 今日のまとめ

  21. 今日のまとめ • 順序回路の簡単化 • 機能的な順序回路 • レジスタ • カウンタ • シフト・レジスタ

  22. 今後の予定 • 1/18 • 演算回路 • 1/25 • メモリ • 試験問題について • 3/ 7（月） • 試験 （13:00～14:30）

More Related