130 likes | 293 Views
eman ta zabal zazu. Universidad del País Vasco Departamento de Arquitectura y Tecnología de Computadores. upv. ehu. CIRCUITOS DIGITALES. Definiciones Escalas de integración Familias lógicas. Definiciones. Señal digital: señal discreta que sólo puede tomar ciertos valores
E N D
eman ta zabal zazu Universidad del País Vasco Departamento de Arquitectura y Tecnología de Computadores upv ehu CIRCUITOS DIGITALES • Definiciones • Escalas de integración • Familias lógicas
Definiciones • Señal digital: señal discreta que sólo puede tomar ciertos valores • Señal digital binaria: sólo dos valores, VH y VL • Circuitos que vamos a ver: VH = 5 V , VL = 0 V • Correspondencia: valor físico valor lógico
Definiciones • Circuito digital: procesa señales digitales • Puertas lógicas: tensión salida función de la/s tensión/es de entrada • Necesita estar alimentada. • Tabla de verdad: expresa relación tensión entrada y salida • Intervalos de las tensiones: criterio de proximidad
Escalas de integración • Circuito integrado: distintos componentes integrados en un trozo de silicio • Escala de integración: nº aproximado de componentes dentro del chip • SSI (10), MSI (100), LS (miles), VLSI (millones)
Familias lógicas • Distintos componentes, distintas familias • DL, Diode Logic • apenas se utiliza AND • DTL, Diode Transistor Logic NAND
Familias lógicas • RTL, Resistor Transistor Logic NOT • TTL, Transistor Transistor Logic • Transistor multiemisor • Rápidos • Consumo potencia alto NAND
Familias lógicas • NMOS • Menor potencia NOT • CMOS: transistores NMOS y PMOS • Más lentas que TTL • Más pequeñas • Consumo potencia bajo NOT
V S V E V S V E Transistores bipolares en las puertas lógicas • Dos tensiones: H, L. Dos zonas de funcionamiento: corte y saturación • Esquema ideal CORTE VBE 0,7 SATURACIÓN +5V S + E + – – +5V S + E 0.5 + 0.7 – –
D N G N V S V S N E D N G N V S V S N E Transistores NMOS en las puertas lógicas • Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica • Esquema ideal, VT >0 CORTE VGS VT ZONA ÓHMICA VGS VT +5 V S + E + – – +5 V S + E + – –
D G V S V S E D G V S V S E Transistores PMOS en las puertas lógicas • Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica • Esquema ideal, VT < 0 CORTE VGS VT ZONA ÓHMICA VGS VT +5 V S + E + – – +5 V + S + E – –
S P G P D P D N G N V S S V N E S P G P D P D N G N V S S V N E Lógica CMOS +5 V S + E VE= 5V + – – +5 V VE= 0V S + E + – –