《 数字电子技术 》

1. §5.6 几种常用的时序逻辑电路 5.6 几种常见的时序逻辑电路 §5.6.1 计数器（Counter） 计数器是数字设备的基本逻辑部件，其主要功能是记录输入脉冲的个数。计数器所能记忆的最大脉冲个数称作该计数器的“模”。 计数器可以应用在：计算机的时序发生器、时间分配器、分频器、程序计数器、指令计数器等场所；另外，数字化仪表的压力、时间、温度等物理量的A/D、D/A转换也都要通过脉冲计数来实现。 计数器可进行如下分类： 《数字电子技术》

2. 5.6 几种常见的时序逻辑电路 《数字电子技术》

3. 5.6 几种常见的时序逻辑电路 一、异步计数器 1、异步二进制加法计数器 （1）原理说明 按照二进制加法计数器规则：若低位是0，则再记入1时低位应变1；若低位已经是1，则再记入1时低位应变0，同时向高位产生进位信号，使高位翻转一次。 用T’触发器构成异步二进制加法计数器应最简单。 为什么？ 《数字电子技术》

4. 5.6 几种常见的时序逻辑电路 以下降沿触发的3位异步二进制加法计数器为例，其逻辑图如图5.6.1所示。 图5.6.1 3位异步二进制计数器电路图 《数字电子技术》

5. 5.6 几种常见的时序逻辑电路 图5.6.2 3位异步二进制计数器时序图 《数字电子技术》

6. 触发器输出端新状态的建立要比CP下降沿滞后一个传输延迟时间 ，则总的延迟时间可达 （其中N为触发器的数目）。 5.6 几种常见的时序逻辑电路 此例中，因为使用的是下降沿动作的T’触发器组成的计数器，所以需将低位触发器的Q端接至高位触发器的时钟输入端即可。（为什么？） 因为当低位由1变0时，需向高端进位，Q端的下降沿正好可以作为高位的时钟信号（如图5.6.2分析所示）。 优点： 电路非常简单，几乎不用附加任何门电路。 缺点： 《数字电子技术》

7. 解答：将每一级触发器的进位脉冲改为由 端输出。 图5.6.3 上升沿动作的4位异步二进制加法计数器电路图 5.6 几种常见的时序逻辑电路 思考：如何用上升沿触发的T’触发器组成异步二进制加法计数器？ 【例5.6.1】试用D-FF构成上升沿触发的4位二进制异步加法计数器。 《数字电子技术》

8. 图5.6.4a 下降沿动作的4位异步二进制加法计数器电路图 5.6 几种常见的时序逻辑电路 【例5.6.2】试用JK-FF构成下降沿触发的4位二进制异步加法计数器。 《数字电子技术》

9. cp0 Q0 Q1 Q2 Q3 从以上例子可以看出，若 的频率为 ，则 的频率可分别为 、 、 、 ，这说明计数器具有分频作用，也叫做分频器（Frequency Divider）。 5.6 几种常见的时序逻辑电路 图5.6.4b 下降沿动作的4位异步二进制加法计数器时序图 《数字电子技术》

10. 相对于 的频率而言，各级输出依次称为二分频、四分频、八分频、十六分频。 计数器中能计到的最大数称为计数长度或计数容量， n位二进制计数器的计数容量为 ，而称计数器的状态总数 为计数器的模（也称循环长度）。在逻辑符号中以“CTRDIVm”标注模的值。 5.6 几种常见的时序逻辑电路 思考：计数器与分频器有何联系与区别？ 《数字电子技术》

11. 5.6 几种常见的时序逻辑电路 2、异步二进制减法计数器 （1）原理说明 二进制减法计数器规则：若低位是1，则再输入一个减法计数脉冲后应翻成0；若低位已经是0，则再输入一个减法计数脉冲后应翻成1，同时向高位发出错位信号，使高位翻转。 若将T’触发器之间按二进制减法计数规则连接，就得到二进制减法计数器。 《数字电子技术》

12. 5.6 几种常见的时序逻辑电路 【例5.6.3】下降沿动作的3位二进制减法计数器原理图如图5.6.5所示： 图5.6.5 下降沿动作的3位异步二进制减法计数器电路图 《数字电子技术》

13. 5.6 几种常见的时序逻辑电路 图5.6.6 下降沿动作的3位异步二进制减法计数器时序图 《数字电子技术》

14. 思考：如何用 触发器构成上升沿动作的异步二进制减法计数器？ 解答：只需将 触发器的Q端引出作相邻高位的时钟脉冲即可。 小结：用 触发器构成不同有效沿的异步二进制加/减法计数器的规则是： 5.6 几种常见的时序逻辑电路 《数字电子技术》

15. 5.6 几种常见的时序逻辑电路 3、异步十进制计数器 典型的异步十进制加法计数器电路图如图5.6.7所示： 若加入若干级非门延迟 图5.6.7 异步十进制加法计数器电路图 竞争－冒险 图5.6.8a 异步十进制加法计数器状态转换图 《数字电子技术》

16. 5.6 几种常见的时序逻辑电路 异步计数器—— 优点：结构简单，用T’触发器构成二进制计数器可不附加任何其它电路； 缺点：进（错）位信号逐级传递，计数器速度受到限制，频率不能太高；在电路状态译码时也存在竞争－冒险现象。 《数字电子技术》

17. 5.6 几种常见的时序逻辑电路 二、同步计数器 优点：时钟CP同时触发计数器中的全部触发器，所以工作速度快，工作效率高； 缺点：电路结构相对复杂。 1、同步二进制加法计数器 用T及T’触发器均可构成同步计数器，但T-FF更为方便。（为什么？） 一般用JK-FF作T-FF。 《数字电子技术》

18. 5.6 几种常见的时序逻辑电路 下面结合4位同步二进制加法计数器分析其原理： 图5.6.9 4位同步二进制加法计数器电路图 74161基本电路图 《数字电子技术》

19. 5.6 几种常见的时序逻辑电路 表5－6－1 4位同步二进制加法计数器电路的状态转换表 《数字电子技术》

20. 5.6 几种常见的时序逻辑电路 图5.6.10 4位同步二进制加法计数器状态转换图和时序图 《数字电子技术》

21. Q0 Q1 Q2 Q3 B 5.6 几种常见的时序逻辑电路 2、同步二进制减法计数器 图5.6.11 4位同步二进制减法计数器电路图 《数字电子技术》

22. 5.6 几种常见的时序逻辑电路 3、同步二进制可逆计数器 74LS191基本电路图 图5.6.12 4位同步二进制可逆计数器电路图 《数字电子技术》

23. 5.6 几种常见的时序逻辑电路 4、同步十进制计数器 以8421码同步十进制计数器为例进行分析： （从设计的角度来分析——） 《数字电子技术》

24. 《数字电子技术》

25. 5.6 几种常见的时序逻辑电路 74160基本电路图 图5.6.13 8421码同步十进制计数器电路逻辑图 《数字电子技术》

26. 5.6 几种常见的时序逻辑电路 表5－6－2 8421码同步十进制计数器电路的状态转换表 《数字电子技术》

27. 5.6 几种常见的时序逻辑电路 §5.6.2 集成计数器及其应用 下表比较了几种常用的集成计数器的主要功能： 《数字电子技术》

28. H 5.6 几种常见的时序逻辑电路 （一）集成计数器74161 的功能及应用 1、74161的惯用逻辑符号及功能表 异步清零 表5－6－3 74161的功能表 同步置数 图5.6.15 74161的惯用逻辑符号 《数字电子技术》

29. 1 1 CP 5.6 几种常见的时序逻辑电路 并行进位 2、74161的应用举例： 【例1】试用74161构成模256同步加法计数器。 解： 图5.6.16 【例1】图解 《数字电子技术》

30. 5.6 几种常见的时序逻辑电路 【例2】试用74161实现模10加法计数。 解：共有3种解法： 1、置数归0法： 图5.6.17 【例2】图解1－1 《数字电子技术》

31. 5.6 几种常见的时序逻辑电路 图5.6.18 【例2】图解1－2 图5.6.19 【例2】图解1－3 《数字电子技术》

32. 5.6 几种常见的时序逻辑电路 2、预置补数法： 3、反馈清零法： 见Fnd3.1验证 74161-1 图5.6.20 【例2】图解2 图5.6.21a 【例2】图解3 《数字电子技术》

33. 5.6 几种常见的时序逻辑电路 图5.6.21b 【例2】图解3状态图 图5.6.21c 【例2】图解3主循环波形图 《数字电子技术》

34. 5.6 几种常见的时序逻辑电路 （二）二－五－十进制异步计数器74290 1、惯用逻辑符号及功能表： 表5－6－4 74290的功能表 图5.6.22 74290的惯用逻辑符号 《数字电子技术》

35. 5.6 几种常见的时序逻辑电路 2、74290应用举例： 【例1】试用74290实现以下几种形式的计数器： 1、实现模2计数 2、实现模5计数 图5.6.23 74290模2计数 图5.6.24 74290模5计数 《数字电子技术》

36. 5.6 几种常见的时序逻辑电路 3、实现8421模10计数 4、实现5421模10计数 图5.6.25 74290-8421模10计数 图5.6.26 74290-5421模10计数 《数字电子技术》

37. 5.6 几种常见的时序逻辑电路 5、实现任意进制计数 借助RO(1)和RO(2)的“异步清0”功能或S9(1)和S9(2)的“异步置9”功能，可实现任意进制计数。 例：试用74290实现模7计数。 图5.6.27 74290模7计数 《数字电子技术》

38. 5.6 几种常见的时序逻辑电路 【例2】试用几片74290级联以扩大计数器的规模： 1、实现模46计数电路 串行进位 图5.6.28 74290级联实现模46计数 《数字电子技术》

39. (百位) 5.6 几种常见的时序逻辑电路 2、实现模1000计数电路 图5.6.29 74290模1000计数 《数字电子技术》

40. 一、概念理解： 计数器的模：在计数脉冲的驱动下，计数器中循环的状态个数称为计数器的模。若用N表示，n位二进制计数器的模为 （其中n为触发器的个数）。 任意计数器是指 ，即非模 计数器，如七进制、十进制、六十进制等等。 二、构成N进制计数器的三种方法： 1、反馈阻塞法 2、串行反馈法 3、反馈归零或反馈置数法 5.6 几种常见的时序逻辑电路 §5.6.3 N进制计数器的构成方法 《数字电子技术》

41. 5.6 几种常见的时序逻辑电路 三、用集成计数器芯片构成的N进制计数器 1、反馈归零法： 利用计数器的清零端的清零作用，截取计数过程中的某个中间状态控制清零端，使计数器由此状态返回到零并重新开始计数。 【例1】试用二进制计数器74163构成86进制的同步计数器。 《数字电子技术》

42. & Q2 Q0 Q6 Q4 5.6 几种常见的时序逻辑电路 【例1】试用二进制计数器74163构成86进制的同步计数器。 解： 并行进位 图5.6.30 用74163构成的模86计数器电路图 《数字电子技术》

43. 图5.6.31 用74163构成的0111～1111的计数器 5.6 几种常见的时序逻辑电路 2、反馈置数法： 利用置数功能，截取某中间状态反馈到置数端。 【例2】试用二进制计数器74163构成一个计数状态为自然二进制码0111～1111的计数器。 解： 《数字电子技术》

44. 5.6 几种常见的时序逻辑电路 【例3】试说明下图为几进制计数器。 图5.6.32 【例3】图 【例4】试分别用清零法和置数法将74160构成365进制的计数器。（97级军人学员考题） 《数字电子技术》

45. & 1 1 1 1 1 CP 5.6 几种常见的时序逻辑电路 解一：清零法: (3) (1) (2) 图5.6.33a 【例4】图解一 《数字电子技术》

46. & 1 1 CP 1 1 1 5.6 几种常见的时序逻辑电路 解二：置数法: (3) (1) (2) 图5.6.33b 【例4】图解二 《数字电子技术》

47. 5.6 几种常见的时序逻辑电路 四、用EDA平台设计N进制计数器 //8-bit 可变模加法/减法计数器 module count8_UD(d,clk,clr,load,up_down,qd); input[7:0] d; input clk; input clr; Input load; Input up_down; output[7:0] qd; reg[7:0] qd; 《数字电子技术》

48. 5.6 几种常见的时序逻辑电路 四、用EDA平台设计N进制计数器 always @(posedge clk) begin if(!clr) qd=8‘h00;//同步清零，低电平有效 else if(load) qd=d;//同步置数，高电平有效 else if(up_down) qd=qd+1;//up_down=1时加计数 else qd=qd-1; //up_down=0时减计数 end endmodule 《数字电子技术》

49. 5.6 几种常见的时序逻辑电路 §5.6.4 寄存器和移位寄存器（Register and Shift-register） 一、寄存器 功能：存储二进制代码。 组成：由具有存储功能的触发器构成。另外，寄存器还应有执行数据接收和清除命令的控制电路，一般由门电路构成。 按接收数码的方式不同，寄存器有双拍工作方式和单拍工作方式两种。 《数字电子技术》

50. 5.6 几种常见的时序逻辑电路 1、双拍工作方式 图5.6.34 寄存器双拍工作方式示意图 双拍工作方式的优点：电路简单； 缺点：每次接收数据必须给两个控制脉冲，限制了电路的工作速度。 《数字电子技术》