1 / 77

§ 8 总线系统

§ 8 总线系统. § 8 总线系统. 8.1 总线的概念和结构形态 8.2 总线接口 8.3 总线的仲裁、定时和数据传送模式 8.4 PCI 总线. § 8 总线系统. 8.1 总线的概念和结构形态. 8.1 总线的概念和结构形态. 一、总线的基本概念 总线 是构成计算机系统的互连机构，是多个 系统功能部件之间进行数据传送的公共通路 包括： 控制线路 —— 遵循总线协议，传输请求和确 认信号，并指出数据线上的数 据类型 数据线路 —— 在源和目的间传递数据

azize
Download Presentation

§ 8 总线系统

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. §8 总线系统 华东师范大学计算机科学技术系

  2. §8 总线系统 8.1 总线的概念和结构形态 8.2 总线接口 8.3 总线的仲裁、定时和数据传送模式 8.4 PCI总线 华东师范大学计算机科学技术系

  3. §8 总线系统 8.1 总线的概念和结构形态 华东师范大学计算机科学技术系

  4. 8.1 总线的概念和结构形态 一、总线的基本概念 总线是构成计算机系统的互连机构，是多个 系统功能部件之间进行数据传送的公共通路 包括： 控制线路——遵循总线协议，传输请求和确 认信号，并指出数据线上的数 据类型 数据线路——在源和目的间传递数据 包括数据、地址和复杂指令 华东师范大学计算机科学技术系

  5. 一、 总线的基本概念 • 1.总线的特性 • · 物理特性：指总线的物理连接方式，包括总 • 线的根数，总线的插头、插座的 • 形状，引脚线的排列方式等 • · 功能特性：描述总线中每一根线的功能 · 电气特性：定义每一根线上信号的传递方向 以及有效电平范围 · 时间特性：定义了各信号的时序关系 华东师范大学计算机科学技术系

  6. 一、总线的基本概念 • 2.总线的标准化 • 为了使各厂家生产的相同功能部件可以互换使用，必须制订统一的系统总线的标准 • 微型计算机系统采用的典型系统总线标准 • ISA总线（16位，带宽8MB/s） • EISA总线（32位，带宽33.3MB/s） • PCI总线（64位，带宽100MB/s） 华东师范大学计算机科学技术系

  7. 2. 总线的标准化 • · 总线带宽 ·总线本身所能达到的最高传输速率 · 是衡量总线性能的重要指标 · 单位兆字节每秒(MB/s) · 带宽受到总线布线长度、总线驱动器/接收器性能、连接在总线上的模块数等诸多因素的影响 华东师范大学计算机科学技术系

  8. · 总线带宽 • 例1） • (1)某总线在一个总线周期中并行传送4个字节 • 的数据，假设一个总线周期等于一个总线 • 时钟周期，总线时钟频率为33MHz，则总线 • 带宽是多少? • (2)如果一个总线周期中并行传送64位数据， • 总线时钟频率升为66MHz，则总线带宽是多 • 少? 华东师范大学计算机科学技术系

  9. · 总线带宽 • 解： • 设总线带宽用Dr表示，总线时钟周期用 • T=1/f表示，一个总线周期传送的数据量 • 用D表示，根据定义可得： • Dr =D/T = D×1/T = D×f • =4B×33×1000000/s=132MB/s • (2) 64位=8B， • Dr= D×f • =8B×66×1000000/s=528MB/s 华东师范大学计算机科学技术系

  10. 8.1 总线的概念和结构形态 • 二、总线的连接方式 • 总线可分为： • 处理器-内存总线——长度短，速度快 • I/O总线——扩展外设，往往采用标准总线 • 例：USB、RS-232、1394、ATA等 • 特殊功能总线——例：图形总线 华东师范大学计算机科学技术系

  11. 系统总线 CPU 主存 设备 适配器 设备 适配器 …… 二、总线的连接方式 • 单总线结构 • 使用一条单一的系统总线来连接CPU、主存 • 和I/O设备 华东师范大学计算机科学技术系

  12. 二、总线的连接方式 • · 特点： • · 各部件分时使用总线交换信息 • · 要求连接到总线上的逻辑部件必须高速 • 运行，以便需要使用总线时能迅速获得 • 总线控制权；而当不再使用总线时，能 • 迅速放弃总线控制权 • · 优点：易于扩充 • · 缺点：总线由多设备共用，可能导致较大的 • 时间延迟 华东师范大学计算机科学技术系

  13. 优点：各种不同性能的部件通过各自的总线传输信息，效优点：各种不同性能的部件通过各自的总线传输信息，效 率高 缺点：增加了硬件代价 背板总线 CPU 主存 IOP （通道） I/O总线 处理器-内存总线 …… I/O适配器 I/O适配器 二、总线的连接方式 通道实际上是一台具有特殊功能的处理器，又称为IOP(I/O处理器)，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了IOP，使整个系统的效率大大提高 • 多总线结构 华东师范大学计算机科学技术系

  14. 二、总线的连接方式 • 大多数计算机采用了分层次的多总线结构，在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线 • 优点：充分发挥总线效能 华东师范大学计算机科学技术系

  15. Pentium计算机主板总线结构框图 是一个三层次的多总线结构： CPU总线、PCI总线、ISA总线 • Pentium机总线系统中有一个核心逻辑芯片组，简称PCI芯片组， • 包括主存控制器、cache控制器芯片、北桥芯片和南桥芯片 • CPU－PCI总线的桥称为北桥；PCI总线－ISA总线的桥称为南桥 • 桥的功能：信号缓冲、电平转接、控制协议转换 • PCI总线用于连接高速的I/O设 • 备模块。通过“桥”芯片，上面与 • 更高速的CPU总线相连，下面与 • 低速的ISA总线相接 • PCI总线采用集中式仲裁方式， • 有专用的PCI总线仲裁器 6.1 总线结构实例 • Pentium计算机主板的总线结构框图 • Pentium机使用该总线与低速I/O设备连接 • ISA总线控制逻辑还通过主板上的片级总 • 线与实时钟/日历、ROM、键盘和鼠标控制 • 器(8042微处理器)等芯片相连接 • CPU总线也称CPU—存储器总线 • 是一个64位数据线和32位地址 • 线的同步总线 • CPU是这条总线的主控者，但 • 必要时可放弃总线控制权 华东师范大学计算机科学技术系

  16. 二、总线的连接方式 • Pentium 4 PC机的I/O系统的组织结构 • P383 图8-11 • 处理器通过两块主要芯片与外设连接： • ·北桥（DMA控制器）：连接处理器、内存、AGP图像总线和南桥芯片。 • ·南桥：与多种I/O总线相连。 • 图8-12：两种芯片组 华东师范大学计算机科学技术系

  17. 8.1 总线的概念和结构形态 • 三、总线结构对计算机系统性能的影响 • 1.最大存储容量 • 最大存储容量取决于地址总线的位数 • 有两种编址方式： • · 统一编址：利用同一个地址空间编址主 • 存单元和I/O端口 • · 独立编址：主存和I/O为两个独立的地址 • 空间 华东师范大学计算机科学技术系

  18. 1.最大存储容量 • ① 统一编址（内存映射I/O） • 访问时由地址区分访问主存还是访问I/O端口 • 优点：指令系统简单，无需专门的I/O指令 • 缺点：I/O端口占用主存地址空间 • ② 独立编址（特殊I/O指令） • 访问时由指令区分访问主存还是访问I/O端口 • 优点：主存地址空间大 • 缺点：需设置专门的I/O指令，通过指令译码 • 区分访问主存还是访问I/O端口 华东师范大学计算机科学技术系

  19. 三、总线结构对计算机系统性能的影响 • 2.指令系统 • · 采用独立编址时，需设置I/O指令 • · 在多总线系统中，指令系统必须要有I/O • 指令，以区分访问是使用哪条总线 华东师范大学计算机科学技术系

  20. 三、总线结构对计算机系统性能的影响 • 3.吞吐量 • 计算机系统的吞吐量是指流入、处理和流出系统的信息速率 • 系统吞吐率主要取决于主存的存取周期（非流水线方式） • 采用双端口存储器，分别连于不同的总线，以增加主存的有效速度 • 在多总线系统中，I/O工作由通道完成，所以系统的吞吐率要高于单总线 华东师范大学计算机科学技术系

  21. §8 总线系统 8.1 总线的概念和结构形态 8.2 总线接口 华东师范大学计算机科学技术系

  22. 8.2 总线接口 一、信息的传递方式 计算机系统中，信息传输采用二种方式： · 串行传送 · 并行传送 华东师范大学计算机科学技术系

  23. 一、信息的传递方式 • 1.串行传送 • 当信息以串行方式传送时，只有一条传输线，且采用脉冲传送 • 在串行传送时，按顺序来传送表示一个数码的所有二进制位(bit)的脉冲信号，通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位 华东师范大学计算机科学技术系

  24. 发送部件 接收部件 传送数据 00000101 并-串 转换 串-并 转换 位时间 T1 T2 T3 T4 T5 T6 T7 T8 低位 高位 1 0 1 0 0 0 0 0 传送 脉冲 1. 串行传送 • 传送控制方式： • ① 以“位时间”区别每一个二进制位； • ② 每个“位时间”内包含一个同步脉冲，以控 • 制发送和接受数据 华东师范大学计算机科学技术系

  25. 1. 串行传送 • 在串行传送时，被传送的数据需要在发送部件中进行并-串转换，这称为拆卸；而在接收部件又需要进行串-并转换，这称为装配 • 串行传送的主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉 华东师范大学计算机科学技术系

  26. 一、信息的传递方式 • 2. 并行传送 • 信息的各位通过各自的传输线并行传输 高位 1 发送 部件 接收 部件 0 1 0 1 1 0 0 低位 华东师范大学计算机科学技术系

  27. 2. 并行传送 • 用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。信息有多少二进制位组成，就需要多少条传输线，从而使得二进制数“0”或“1”在不同的线上同时进行传送 • 并行传送一般采用电位传送 • 并行数据传送比串行数据传送快得多 华东师范大学计算机科学技术系

  28. 8.2 总线接口 • 二、接口的基本概念 • 外设的功能和特性差异很大 • I/O设备连接主机存在以下主要问题： • · 工作速度的匹配问题； • · 时序的配合问题； • · 信息表示格式的一致性问题； • · 信息类型及信号电平的匹配问题 华东师范大学计算机科学技术系

  29. 二、接口的基本概念 • 为了协调这些差异，在设备和主机的连接处 • 增加一个逻辑部件——接口 • 接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件 • 接口部件在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送 华东师范大学计算机科学技术系

  30. 二、接口的基本概念 • 1. 接口的典型功能 • 控制：接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等 • 缓冲：接口在外围设备和计算机系统其他部件之间起到一个缓冲器的作用，以补偿速度上的差异 • 状态：接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等，供CPU查询 华东师范大学计算机科学技术系

  31. 1. 接口的典型功能 • 转换：接口可以完成任何要求的数据转换，例如并-串转换或串-并转换，因此数据能在外围设备和CPU之间正确地进行传送 • 整理：接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器 • 程序中断：每当外围设备向CPU请求某种动作时，接口即产生一个中断请求信号送CPU 华东师范大学计算机科学技术系

  32. 二、接口的基本概念 • 2.一个适配器通常有两个接口界面： • ① 和系统总线的接口，CPU和适配器的数据 • 交换一定是并行方式 • ② 和外设的接口，适配器和外设的数据交 • 换可以是并行方式，也可以是串行方式 • 根据外围设备采用串行数据或并行数据的方 • 式不同，适配器分为串行数据接口和并行数 • 据接口两大类 华东师范大学计算机科学技术系

  33. 二、接口的基本概念 • 3.异步串行通信方式 • 每传送一个字符均要附加一些同步信息，常以一个起始位表示字符的开始，用停止位表示字符的结束，称为一帧。 • 通信双方应约定： • ① 波特率（bps）：每秒传送的代码位数 • 通信波特率标准一般为： • 1200、2400、4800、9600和19200等 华东师范大学计算机科学技术系

  34. 二、接口的基本概念 • 例2） 利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个bit(起始位、停止位、8个数据位)，问传送的波特率是多少?每个bit占用的时间是多少? 解：波特率为：10位×120/秒=1200波特 每个bit占用的时间Td是波特率的倒数： Td=1/1200=0.833×10-3s=0.833ms 华东师范大学计算机科学技术系

  35. 3.异步串行通信方式 • ② 帧格式 • · 1个起始位： 低电平 • · 5～8个数据位： 低位在前；高位在后 • · 1个校验位： 奇校/偶校/不校验 • · 1/1.5/2位停止位：高电平 • · 空闲位： 高电平 • 相邻两个字符间加入， • 可任意长 华东师范大学计算机科学技术系

  36. 0 0 1 0 1 1 0 停止位 空闲位 校验位 起始位 3.异步串行通信方式 • 例3）用异步通信方式传送字符“4”，设帧格式为数据位7位；偶校验；1位停止位，请画出传输波形图。 解：“4”的ASCII字符=34H=0110100B 华东师范大学计算机科学技术系

  37. §8 总线系统 8.1 总线的概念和结构形态 8.2 总线接口 8.3 总线的仲裁、定时和数据传送模式 华东师范大学计算机科学技术系

  38. 一、总线的仲裁 连接到总线上的功能模块有主动和被动两种形态 • 主设备：主方可以启动一个总线周期 • 从设备：从方只能响应主方的请求 • 每次总线操作，只能有一个主方占据总线 • 控制权，但同一时间里可以有一个或多个 • 从方 8.3 总线的仲裁、定时和数据传送模式 华东师范大学计算机科学技术系

  39. 一、总线的仲裁 • 总线仲裁部件： • 解决多个主设备同时竞争总线控制权的问题 • 仲裁策略： 优先级 • 公平策略 • 总线占用期：主方持续控制总线的时间 • 仲裁方式：按照总线仲裁电路的位置不同分为： • 集中式仲裁 • 分布式仲裁 华东师范大学计算机科学技术系

  40. 一、总线的仲裁 • 1.集中式仲裁 • 集中式仲裁中每个功能模块至少有两条线 • 连到中央仲裁器 • ① 送往仲裁器的总线请求信号线BR • ② 仲裁器送出的总线授权信号线BG • 有三种方式： • 链式查询方式 • 计数器定时查询方式 • 独立请求方式 华东师范大学计算机科学技术系

  41. 需有三根控制线： ·BS（忙）：有效，表示总线正被使用； ·BR（总线请求）：有效，表示至少有一部件要求使用总线； ·BG（总线授权）：有效，表示总线控制部件响应总线请求 • 主要特点： • 总线授权信号BG串行地从一个接口传送到下一个接口 • 假如BG到达的接口无总线请求，则继续下传； • 假如BG到达的接口有总线请求，该设备撤消BR请求，并置位BS， • 该接口获得了总线控制权。裁决器感知BS有效，撤消BG信号。 • · 离中央仲裁器最近的设备具有最高优先级 • 优点: 链路简单，易于扩充 • 缺点: • ① 电路故障敏感，如果第i个设备的接口中有关链的电路有故 • 障，那么第i个以后的设备都不能进行工作了 • ② 优先级固定，如果优先级高的设备出现频繁的请求，优先级 • 较低的设备则可能长期不能使用总线 1.集中式仲裁 • ① 链式查询方式 中央仲裁器 D A BS BR 设备接口 n 设备接口 0 设备接口 1 。。。 BG 华东师范大学计算机科学技术系

  42. 总线上的任一设备要求使用总线时，通过BR线发出总线请求 总线上的任一设备要求使用总线时，通过BR线发出总线请求 • 中央仲裁器接到请求信号后，若此时BS线为“0” ，则启动计数器 • 开始计数，计数值通过一组地址线发向各设备 • 每个设备接口都有一个设备地址判别电路，当地址线上的计数值 • 与请求总线的设备地址相一致时，该设备置“1”BS线，获得总线 • 控制权，中央裁决器感知BS=1，即中止计数 • 每次计数可以从“0”开始，也可以从中止点开始 • · 优先级固定：每次计数从“0”开始， • · 优先级循环：计数从中止点开始，则每个设备使用总线的优 • 先级相等 • 计数器的初值也可用程序来设置，这可以方便地改变优先次序 • · 缺点：增加线数（送计数地址值） 1. 集中式仲裁 • ② 计数器定时查询方式 中央仲裁器 D A 设备地址 BS BR 设备接口 n 设备接口 0 设备接口 1 。。。 华东师范大学计算机科学技术系

  43. 每一个共享总线的设备均有一对总线请求线BRi和总线每一个共享总线的设备均有一对总线请求线BRi和总线 • 授权线BGi • 当设备要求使用总线时，便发出该设备的请求信号 • 中央仲裁器中的排队电路决定首先响应哪个设备的请 • 求，并向该设备发出授权信号BGi 优点： · 响应时间快 · 优先级灵活： · 预先固定； · 可通过程序来改变优先次序； · 可采用屏蔽(禁止)某个请求的办法， 不响应来自无效设备的请求 缺点：控制复杂，增加线数 1. 集中式仲裁 • ③ 独立请求方式 D 中央仲裁器 A BGn BRn BG1 BR1 BG0 BR0 设备接口 n 设备接口 0 设备接口 1 。。。 华东师范大学计算机科学技术系

  44. 一、总线的仲裁 • 2. 分布式仲裁 • 分布式仲裁不需要中央仲裁器，每个潜在的主功能模块都有自己的仲裁号和仲裁器 • 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上的编号与自己的编号进行比较 • · 如果仲裁总线上的优先级大，则总线请求不 • 予响应，设备撤消其仲裁号 • · 获胜者的仲裁号保留在仲裁总线上 • 显然，分布式仲裁以优先级仲裁策略为基础 华东师范大学计算机科学技术系

  45. 8.3 总线的仲裁、定时和数据传送模式 • 二、总线的定时 • 总线的一次信息传送过程，大致可分为如 • 下五个阶段： • 请求总线 • 总线仲裁 • 寻址(目的地址) • 信息传送 • 状态返回(或错误报告) 华东师范大学计算机科学技术系

  46. 二、总线的定时 • 为了同步主方、从方的操作，必须制订定 • 时协议 • 定时：事件出现在总线上的时序关系 • 两种定时方式： • 同步方式 • 异步方式 华东师范大学计算机科学技术系

  47. 二、总线的定时 • 1.同步定时 • 在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定 • 具有较高的传输频率 • 同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况 • 优点：以固定时钟进行控制，控制简单 • 缺点：·必须考虑与慢速设备的同步，系统传 • 输效率不高（工作在同一时钟频率下） • ·存在时钟偏差 华东师范大学计算机科学技术系

  48. 1.同步定时 • 读数据的同步时序： • CPU发读命令→存储器地址译码→→读出数据 读操作 总线时钟 启动信号 读命令 地址线 地址 数据 数据线 认可 华东师范大学计算机科学技术系

  49. 二、总线的定时 • 2.异步定时 • 总线上的各部件有各自的时钟，以应答方式 • 同步传送 • 在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的结束，即建立在应答式或互锁机制基础上 • 不需要统一的公共时钟信号 • 异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块连接到同一总线上 • 优点：系统传输效率高 • 缺点：增加总线控制的复杂性，增加了成本 华东师范大学计算机科学技术系

  50. P382 图8-10： 采用总线复用，分时传送地址和数据 读命令 地址线 地址 数据 数据线 主同步 (MSYN) 从同步 (SSYN) CPU 2.异步定时 例：存储器 请求 应答 • 读数据的异步时序： • 主方：发读命令 → 启动主同步 → 从方响应 →发送数据 • 存储器地址信号 （从同步有效） • → CPU读取数据 → 从方测到主同步撤消→主方测到从同步撤消 • 撤消主同步 撤消从同步 撤消数据、地址、命令 华东师范大学计算机科学技术系

More Related