1 / 21

封闭栅 NMOS 特性及 SPICE 模型 研究

封闭栅 NMOS 特性及 SPICE 模型 研究. 李新 伟 2014.04.15. 主要参考： [ 1] A. Giraldo , A. Paccagnella and A. Minzoni . Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout . Solid-State Electronics. 2000.

becka
Download Presentation

封闭栅 NMOS 特性及 SPICE 模型 研究

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 封闭栅NMOS特性及SPICE模型研究 李新伟 2014.04.15

  2. 主要参考： [1] A. Giraldo, A. Paccagnella and A. Minzoni. Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout. Solid-State Electronics. 2000. [2] Corbin L. Champion and George S. La Rue. Accurate SPICE Models for CMOS Analog Radiation-Hardness-by-Design. IEEE TRANSACTIONS ON NUCLEAR SCIENCE. 2005. [3] BSIM3v3模型说明文件

  3. 总剂量电离辐射效应（Total Ionizing Dose---TID） 高能粒子/电磁波 栅氧化层 氧化层 场氧化层/浅沟槽隔离氧化层 发生电离并生成固定电荷 栅氧化层和硅的接触面产生界面态

  4. TID的物理过程

  5. TID对CMOS器件和电路造成的损伤 1. 阈值电压漂移 3. 器件之间漏电 固定正电荷 界面态 固定正电荷 4. NMOS器件内部漏电 2. 沟道载流子迁移率下降

  6. NMOS器件内部漏电 由于电离作用在栅氧化层中形成的正电荷会使其附近沟道区域反型，从而形成源—漏之间的导电沟道 漏电对数字电路的影响： 1. NMOS器件无法被关断，引起大的 漏电功耗 2. 漏电流会使输出的高电平下降

  7. 封闭栅NMOS • 电流-电压特性。封闭栅NMOS的电流-电压特性取决于其等效宽长比(W/L)eff。 • 电容特性。封闭栅NMOS版图的不对称性，导致其栅源、栅漏覆盖电容不一致，且栅与衬底之间的电容也与普通直栅NMOS不同。

  8. 封闭栅NMOS等效宽长比的计算 T1：边沿晶体管 T2：角晶体管 T3：线性晶体管 [1] A. Giraldo, A. Paccagnella and A. Minzoni. Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout. Solid-State Electronics. 2000.

  9. 封闭栅NMOS等效宽长比

  10. 封闭栅NMOS等效宽长比

  11. 封闭栅NMOS等效宽长比

  12. 封闭栅NMOS等效宽长比 在TSMC 180nm工艺下，认为Leff处于[L-2dL, L]范围内所得结果与实际情况吻合的较好 1. BSIM3v3模型在描述晶体管电流-电压特性时 2. 为负值 容忍计算的不准确性，采用：L、L-dL和L-2dL作为Leff，并将用Leff=L得到的(W/L)eff增大10%，作为最乐观情况，Leff= L-2dL得到的(W/L)eff减小10%作为最悲观情况，Leff= L得到的等效宽长比作为典型情况。 Study of N-Channel MOSFETs With an Enclosed-Gate Layout in a 0.18μm CMOS Technology. IEEE TRANSACTIONS ON NUCLEAR SCIENCE. 2005. Li Chen and Douglas M. Gingrich.

  13. 封闭栅NMOS电容特性修正 BSIM3v3模型使用不同的参数评估电流-电压特性和电容-电压特性。 MOS管的栅电容包括栅/沟道电容CGC、栅/源交叠电容CGS和栅/漏 交叠电容CGD以及栅与衬底存在的交叠电容。 [2] Corbin L. Champion and George S. La Rue. Accurate SPICE Models for CMOS Analog Radiation-Hardness-by-Design. IEEE TRANSACTIONS ON NUCLEAR SCIENCE. 2005.

  14. 封闭栅NMOS电容特性修正

  15. 封闭栅NMOS电容特性修正

  16. 封闭栅NMOS电容特性修正 PGS----perimeter_coinside(G,S) PGD----perimeter_coinside(G,D) RL0----perimeter_coinside(G,NDIF)

  17. 封闭栅NMOS电容特性修正 查询BSIM3V3手册可知：单位栅宽的交叠电荷量取决于CGSO、CGSl、CGDO和CGDl。CGSO、CGDO是非清掺杂漏区域的单位栅宽、栅漏交叠电容。CGSL、CGDL是清掺杂漏区的单位栅宽、栅漏的交叠电容。

  18. 封闭栅NMOS电容特性修正

  19. AS、AD、PS、PD的修正 1. PGS、PGD：perimeter_coincide 2. S_ACT、D_ACT：perimeter_inside 3. 判断PGS、PGD大小（=、<、>） 相等：直栅 eg_flag=0 不相等：环形栅 eg_flag=1 AD=area(D)×PGD/D_ACT PD= perimeter(D)×PGD/D_ACT

  20. 参数提取以及修改流程总结 根据以上各步骤修改SVRF文件和 BSIM3v3器件模型，可以自动化 地实现封闭栅NMOS以及直栅参 数的提取，从而可以实现基于环 形栅的标准单元库表征以及全芯 片仿真。

  21. 谢谢大家!

More Related