1 / 49

第四章 常用组合逻辑 功能器件

第四章 常用组合逻辑 功能器件. 授课教师：邢晓敏. 本章学习重点. 编码器、译码器 / 数据分配器、数据选择器、数值比较器和加法器等中规模集成电路的逻辑功能和使用方法。. 用译码器和数据选择器进行逻辑设计的方法。 —— 其中最主要的是二者做为逻辑函数产生器时的设计方法。. 第 4 章. 第 4 章 常用组合逻辑功能器件. 一． 编码器. 二． 译码器 / 数据分配器. 三． 数据选择器. 四．数值比较器. 五．算术运算电路. 返回. 第 4 章. 4 ．１ 编码器. 编码的含义：.

belle
Download Presentation

第四章 常用组合逻辑 功能器件

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第四章 常用组合逻辑功能器件 授课教师：邢晓敏

  2. 本章学习重点 • 编码器、译码器/数据分配器、数据选择器、数值比较器和加法器等中规模集成电路的逻辑功能和使用方法。 • 用译码器和数据选择器进行逻辑设计的方法。 ——其中最主要的是二者做为逻辑函数产生器时的设计方法。 第4章

  3. 第4章 常用组合逻辑功能器件 一． 编码器 二． 译码器/数据分配器 三． 数据选择器 四．数值比较器 五．算术运算电路 返回 第4章

  4. 4．１ 编码器 • 编码的含义： 为了区分一系列不同的事物，将其中的每个事物用一特定的二进制代码表示，这就是编码的含义。 编码也就是建立起特定的二进制代码与十进制数值、字母、符号等的一一对应关系。 • 编码器： 具有编码功能的逻辑电路。 返回 第4章

  5. 其逻辑功能： 把输入的每一个高、低电平信号编成一个对应的二进制代码。 编码器可以有若干个输入，但在某一时刻只有一个输入信号被转换成二进制码。 注意： 第4章

  6. （一）4线－2线编码器 功能表：【该编码器为高电平有效】 由功能表可知：当输入I0有效时，输出为00，也就是说，输入I0就是用00这个特定两位的二进制代码表示的。以下类推。 第4章

  7. 因此可得逻辑表达式： 第4章

  8. 因此可得逻辑表达式： 第4章

  9. & ≥1 I0 Y1 1 & I1 1 & I2 1 ≥1 Y0 & I3 1 由求得的逻辑表达式 逻辑图 第4章

  10. （二）键盘输入8421BCD码编码器 输入为低电平有效 S0~S9：分别对应十进制数的0～9这十个数码 输出代码是8421BCD码

  11. 功能表:

  12. 4．２　译码器/数据分配器 一．译码器的定义及功能 译码是编码的逆过程。 • 译码的功能： 是将具有特定含义的二进制码进行辨别，并转换成对应的输出高、低电平信号。 • 译码器的定义： 具有译码功能的逻辑电路称为译码器。 返回 第4章

  13. 二．二进制译码器的一般原理框图 输入的是n位二进制代码 输出为2n个高、低电平信号 EI 输入使能端 第4章

  14. A A B B ＆ 1 EI Y0 ＆ Y1 1 A ＆ Y2 1 B ＆ Y3 A A B B 三．2线－4线译码器 逻辑图 第4章

  15. 逻辑表达式为： 对应功能表如下： • EI=1时，处于非工作状态； • EI=0时，处于译码工作状态，每种组合只有一个输出量为0； 可见，译码器是通过输出端的逻辑电平来识别不同代码的。

  16. G1 Y0 G2A Y1 G2B Y2 Y3 74138 Y4 Y5 A Y6 B C Y7 四．集成电路译码器 （1）74138的逻辑简图 • 74138集成译码器（3线—8线译码器） • 其中： • 控制端G2A、G2B为低电平有效； • 所有8个输出端也都是低电平有效。 使能端 8个输出端 输入端 第4章

  17. 74LS138的引脚图和逻辑简图的不同之处：

  18. 若满足G1=1，G2A=G2B=0，则： （2）74138集成译码器功能表：【已知】

  19. （2）74138集成译码器功能表：【已知】

  20. 输出逻辑表达式为： 显然： 一个3线－8线译码器能产生3变量函数的全部最小项, 所以也把这种译码器叫做最小项译码器。 第4章

  21. 解： ① 先令译码器的使能端有效， 即：G1接＋5V，G2A和G2B均接地。 则相应的74138各输出端的表达式如下： （3）集成译码器74138的应用——作为逻辑函数产生器 例：用一个3线－8线译码器74138实现如下函数： 第4章

  22. ③ 画逻辑图： 【见下页】 ② 令X=A，Y=B，Z=C。并将给定函数进行变换： 第4章

  23. 由 得如下逻辑图： ＋5V G1 Y0 G2A Y1 G2B Y2 & F Y3 74138 Y4 Y5 Z A Y Y6 B X C Y7 第4章

  24. Y0 Y1 A0 Y2 Y3 A1 7442 Y4 Y5 A2 Y6 Y7 A3 Y8 Y9 • 7442 二—十进制译码器【 4线-10线译码器】 把BCD代码翻译成10个十进制数字信号的电路。 10个输出端，分别代表十进制数中的0～9十个数码。低电平有效。 输入为 8421 BCD码 第4章 【功能表见教材P137表4.2.3】

  25. 输出为反变量，即为低电平有效。 第4章

  26. 输入信号 译码器 驱动器 显示器 • 七段显示译码器 （1）显示译码器的定义： 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 （2）数字显示电路的组成： 第4章

  27. （3）半导体数码管： 是用条形发光二极管（简称LED：Light Emitting Diode）组成的字形来显示数字。【LED数码管或LED七段显示器】

  28. 共阴极数码管显示

  29. 共阴极数码管显示 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时

  30. B C D A （4）集成BCD—七段显示译码器7448： 其主要功能：将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的值。

  31. 输入为8421 BCD码（4位） 输出是另 一个7位代码 严格的讲，这种电路称为代码变换器更确切些。 7448【输出高电平有效，以驱动共阴极显示器】功能表：

  32. 辅助功能： ① 灯测试输入LT 功能：用于检测数码管各段是否能正常发光。 测试：当LT=0时，无论DCBA为何种状态，输出都为高电平，正常时应显示“8” ——测试状态； 当LT＝1时，译码器正常译码。 7448【输出高电平有效，以驱动共阴极显示器】功能表：

  33. 7448【输出高电平有效，以驱动共阴极显示器】功能表：7448【输出高电平有效，以驱动共阴极显示器】功能表： 辅助功能： ② 灭零输入RBI 功能：是为了使不希望显示的0熄灭而设定的。 测试：利用LT=1与RBI=0可以实现某一位0的“消隐”。 此时，所有输出均为0，与BCD码相应的字形0熄灭，故称“灭零”。

  34. 7448【输出高电平有效，以驱动共阴极显示器】功能表：7448【输出高电平有效，以驱动共阴极显示器】功能表： 辅助功能： ③ 灭灯输入/灭零输出BI/RBO 功能：有时做输入，有时做输出。 灭灯输入是为控制多位数码显示的灭灯而设置的； 灭零输出主要用于显示多位数字时，多个译码器之间的连接。

  35. 7448【输出高电平有效，以驱动共阴极显示器】功能表：7448【输出高电平有效，以驱动共阴极显示器】功能表： 辅助功能： ③ 灭灯输入/灭零输出BI/RBO • 当BI/RBO作输入使用，且BI＝0时： 输出均为0，所以字熄灭。 • 当BI/RBO作输出使用时： 受控于LT和RBI。当LT=1且RBI=0时，RBO=0；其余情况RBO=1.

  36. 7448【输出高电平有效，以驱动共阴极显示器】功能表：7448【输出高电平有效，以驱动共阴极显示器】功能表：

  37. 数码显示电路的动态灭零 第4章

  38. 数据分配器 （1）数据分配: 是将一路数据根据需要送到多个不同的通道上去。 （2）数据分配器： 实现数据分配功能的逻辑电路。 第4章

  39. A0 An-1 … A0 A1 Y0 S Y1 D … … S Y2n-1 D 图b：一般原理框图 （3）一般原理框图： 地址输入：n个变量 地址输入 数据输入 数据输入 图a：1线－4线分配框图

  40. Y0 Y1 Y2 数据输入 Y3 74138 G2A Y4 D D 数据输出 Y5 Y6 例如：G1=1，G2B=0，CBA=010时： Y7 G2B G1 A B C 1 地址输入 （4）二进制译码器作数据分配器使用【以74138为例】： 第4章

  41. Y0 Y1 Y2 数据输入 Y3 74138 G2A Y4 D D 数据输出 Y5 Y6 Y7 G2B G1 A B C 1 地址输入 （4）二进制译码器作数据分配器使用【以74138为例】： 总结：把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 第4章

  42. 4．3 数据选择器 一．定义及功能 又叫多路开关，简称MUX（Multiplexer） 其逻辑功能： 是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 • 实际应用时经常用数据分配器和数据选择器一起构成数据传送系统。 返回 第4章

  43. A A B B 1 A 1 B 当G为有效电平（即为低电平）时： D0 ＆ ≥1 D1 D2 D3 1 G A A B B 二．4选1数据选择器 逻辑图

  44. 其逻辑表达式为： • 功能表： 其中，mi表示由变量A、B组成的各最小项。 • 当G=1时，与门被封锁，Y=0； • 当G=0时，与门被打开，输出由地址码BA决定。 第4章

  45. A0 An-1 … D0 S D1 … … D2n-1 三．数据选择器的一般原理框图 地址输入：n个变量 2n个数据输入 惟一的数据通道 第4章

  46. G C B A Y D0 74LS151 D1 D2 D3 D4 W D5 D6 D7 四．集成电路数据选择器【以75LS151为例】 • 74LS151的功能 • 逻辑简图： 使能端 3个地址输入端 同相输出端 8个可选择的数据源输入端 反相输出端 第4章

  47. 假如当CBA=010时，代入表达式，有 其余各项均为0，即只有D2传送到输出端。 输出Y的表达式： 其中，mi为C、B、A的最小项 • 功能表： 第4章

  48. Y0 Y0 Y1 Y1 74LS151 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 G C B A G C B A D02 D12 D00 D04 D06 D10 D14 D16 D03 D05 D13 D15 D01 D11 D07 D17 EN C B A • 并联扩展——扩展输出位数【以2位8选1选择器并联为例】： 第4章

  49. Y Y ≥1 & Y W Y W 74LS151 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 G C B A G C B A D10 D8 D12 D14 D2 D3 D4 D7 D1 D0 D5 D6 D11 D13 D9 D15 1 D C B A • 串联扩展——扩展输入位数【以2位8选1扩展为16选1为例】： 第4章

More Related