1 / 37

５章　制御アーキテクチャ ・命令制御方式 　　命令の実行 　　逐次制御と先回り制御ー＞パイプライン制御 　　割り込み（割り込みの概念・処理・優先度レベル・

計算機アーキテクチャ. ５章　制御アーキテクチャ ・命令制御方式 　　命令の実行 　　逐次制御と先回り制御ー＞パイプライン制御 　　割り込み（割り込みの概念・処理・優先度レベル・ 　　　　　　　　発生 , 禁止 , マスク） ・マイクロプログラム ・多重プロセッシング　　　　　　　　　　. 制御アーキテクチャ. ＝＞制御装置の構成方式. 制御方式 [ 機械語の実行と制御 ] [ 実行順序制御 ] [ 実現方法 ] ① 配線論理制御方式 　　　　　　　　　　②マイクロプログラム制御方式. ハードウェア・ソフトウェアのトレードオフ. 機械語の実行と制御.

bert-harris
Download Presentation

５章　制御アーキテクチャ ・命令制御方式 　　命令の実行 　　逐次制御と先回り制御ー＞パイプライン制御 　　割り込み（割り込みの概念・処理・優先度レベル・

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 計算機アーキテクチャ ５章　制御アーキテクチャ ・命令制御方式　　命令の実行　　逐次制御と先回り制御ー＞パイプライン制御　　割り込み（割り込みの概念・処理・優先度レベル・ 　　　　　　　　発生,禁止,マスク）・マイクロプログラム・多重プロセッシング　　　　　　　　　　

  2. 制御アーキテクチャ ＝＞制御装置の構成方式 制御方式[機械語の実行と制御][実行順序制御] [実現方法] ①配線論理制御方式　　　　　　　　　　②マイクロプログラム制御方式 ハードウェア・ソフトウェアのトレードオフ

  3. 機械語の実行と制御 コンピュータの構成

  4. 機械語の実行と制御 コンピュータの構成 1)演算機構　ALU: Arithmetic and Logic Unit (算術・論理演算装置)：主に組み合せ 回路とレジスタによって構成され,演算処理はデコーダの指令によりレジスタと演算機構の共同作業によって進められる. 2)命令カウンタ　PC: Program Counter (プログラムカウンタ)：次に実行される命令のアドレスを格納する.増分回路によって1つずつ増される.JIS用語では,命令アドレスレジスタ(instruction address register)という. 3)命令レジスタ　IR: Instruction Register (命令レジスタ)：主記憶から取り出(フェッチ)した命令を入れる. 4)レジスタ群　GR: General purpose Register (汎用レジスタ)：演算対象のデータまたはアドレスなど　　　　が格納される記憶装置であって,ユーザプログラムから自由に使える. DR: Data Register (データレジスタ)：主記憶への書込みまたは読込みの際に使用さ　　　　れる. IR: Index Register (インデックスレジスタ)：インデックス修飾アドレスによるアドレッシ　　　　ングの際に使用される.

  5. 機械語の実行と制御 コンピュータの構成 5)アドレスレジスタ AR: Address Register (アドレスレジスタ)：アドレスカウンタともいう. データの入出力を行う主記憶のアドレスを指定する. 6)デコーダ 命令レジスタから命令のコード部を受け取って解読し,対応すべき動作を行う各回路で,レジスタ,カウンタなどに信号を送り出す. 7)制御機構 CPUのサイクルの進行を管理し,上記の各CPUの基本構成要素が順序よく働くよう,それぞれに動作指令を送り出す.

  6. CPUの基本動作 フェッチ（命令の読み込み）

  7. CPUの基本動作 命令の解読（デコード）

  8. CPUの基本動作 ロード命令の実行

  9. CPUの基本動作 ストア命令の実行

  10. 命令実行の４段階

  11. 命令実行の高速化 先行（先取り）制御方式

  12. パイプライン制御方式

  13. スーパーパイプライン

  14. パイプラインハザード

  15. パイプラインハザードの種類 ①構造ハザード：ハードウェア資源の競合 ラッチとパイプライン処理 構造ハザード（その１）

  16. ②データハザード レジスタやメモリに対してデータの書き込みや読み出しを行うときに生じるハザード (1)Read After Write (2) Read After Read (3) Write After Read

  17. ③制御ハザード 制御ハザードは分岐命令や割り込みなど、パイプラインの流れを変えてしまうことによって発生する。 下の例では、ＥＸステージで分岐する先が確定しないので、次に実行する命令がわからなくなりハザードとなる 制御ハザード

  18. パイプラインハザードの解消方法 ①構造ハザード　・複数のアクセスに対応したハードウェア資源を採用する　・コンパイラによるスケジューリング②データハザード　・コンパイラによるスケジューリング　・フォアワーディング（バイパスを設ける）　・レジスタリネーミング③制御ハザード　・遅延分岐　・分岐予測機構による投機実行

  19. パイプラインハザードの解消方法 ①構造ハザード：フォアワーディング

  20. パイプラインハザードの解消方法 ②データハザード パイプラインのEXステージにおける改良

  21. パイプラインハザードの解消方法 遅延分岐

  22. パイプラインハザードの解消方法 ①構造ハザード パイプラインステージの細分化 Pentiumのパイプライン

  23. パイプラインハザードの解消方法 スーパースケーラ

  24. スーパースケーラ

  25. 分岐予測と投機実行

  26. Yehの分岐予測アルゴリズム

  27. パイプラインハザードの解消方法

  28. 命令発行・命令完了方式

  29. パイプラインハザードの解消方法

  30. パイプラインハザードの解消方法

  31. パイプラインハザードの解消方法

  32. パイプラインハザードの解消方法 レジスタリネーム

  33. パイプラインハザードの解消方法 分岐予測

  34. パイプラインハザードの解消方法 SISD命令

  35. パイプラインハザードの解消方法 SIMD命令

  36. パイプラインハザードの解消方法 VLIW(Very Long Instruction Word)

  37. 本日の課題 コンピュータの基本構成と基本的な動作について復習し、コンピュータが停止しないで動作するためにはどの様なハードウェの機構が必要となるか？ 命令の先取り制御―＞パイプライン制御―＞スーパーパイプライン制御と命令実行の機構が変化するにつれて生じる問題点とその解決方法を整理しなさい。 現時点で汎用コンピュータの主記憶としてもっともよく使われているRAMの種類、動作原理、動作速度、１チップあたりの記憶容量を調べてみよ。できれば、なぜそれが使われることになったのか、理由を調査しなさい。 　

More Related