半导体制造工艺流程

1. 半导体制造工艺流程

2. 半导体相关知识 • 本征材料：纯硅 9-10个9 250000Ω.cm • N型硅： 掺入V族元素--磷P、砷As、锑Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结： - - + + P N - + - + + - -

3. 半导体元件制造过程可分为 • 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称Wafer Fab）、 晶圆针测制程（Wafer Probe）； • 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）

4. 一、晶圆处理制程 • 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。

5. 二、晶圆针测制程 • 经过Wafer Fab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒

6. 三、IC构装制程 • IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 • 目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。

7. 半导体制造工艺分类 MOS型 双极型 PMOS型 NMOS型 CMOS型 饱和型 非饱和型 BiMOS TTL I2L ECL/CML

8. 半导体制造工艺分类 • 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离 I2L（饱和型）

9. 半导体制造工艺分类 • 二 MOSIC的基本制造工艺： 根据栅工艺分类 • A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D

10. 半导体制造工艺分类 • 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础

11. 双极型集成电路和MOS集成电路优缺点 双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比较大 CMOS集成电路 低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低

12. 半导体制造环境要求 • 主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3 0.1um 0.2um 0.3um 0.5um 5.0um I级 35 7.5 3 1 NA 10 级 350 75 30 10 NA 100级 NA 750 300 100 NA 1000级 NA NA NA 1000 7

13. 半导体元件制造过程 前段（Front End）制程---前工序 晶圆处理制程（Wafer Fabrication；简称Wafer Fab）

14. 典型的PN结隔离的掺金TTL电路工艺流程 衬底制备 一次氧化 隐埋层光刻 隐埋层扩散 外延淀积 基区光刻 再氧化 隔离扩散 隔离光刻 热氧化 基区扩散 再分布及氧化 发射区光刻 背面掺金 发射区扩散 铝合金 接触孔光刻 再分布及氧化 反刻铝 铝淀积 淀积钝化层 压焊块光刻 中测

15. C B E P P P+ P+ N P PNP 横向晶体管刨面图

16. N+ p+ C B E C B E P N P N NPN PNP 纵向晶体管刨面图

17. AL SiO2 N+ B C E P P+ P+ N-epi N+-BL P-SUB NPN晶体管刨面图

18. 1.衬底选择 P型Si ρ 10Ω.cm 111晶向,偏离2O~5O 晶圆（晶片）晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8寸硅晶棒，约需2天半时间长成。经研磨、抛光、切片后，即成半导体之原料晶圆片

19. N+-BL P-SUB 第一次光刻—N+埋层扩散孔 • 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响 SiO2 要求： 1。 杂质固浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)

20. N-epi N+-BL SiO2 N+-BL P-SUB 外延层淀积 1。VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 2。氧化 Tepi>Xjc+Xmc+TBL-up+tepi-ox

21. N-epi N-epi P+ P+ P+ N+-BL N+-BL P-SUB 第二次光刻—P+隔离扩散孔 SiO2 • 在衬底上形成孤立的外延层岛,实现元件的隔离. 涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)

22. SiO2 P P P+ P+ N-epi P+ N+-BL N+-BL P-SUB 第三次光刻—P型基区扩散孔 决定NPN管的基区扩散位置范围 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)

23. SiO2 N+ P P P+ P+ N-epi P+ N+-BL N+-BL P-SUB 第四次光刻—N+发射区扩散孔 • 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3， 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散

24. SiO2 P P P+ N-epi P+ P+ N-epi N+ N+-BL N+-BL P-SUB 第五次光刻—引线接触孔 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗

25. AL P P P+ N-epi P+ P+ N-epi N+ N+-BL N+-BL P-SUB 第六次光刻—金属化内连线：反刻铝 SiO2 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—蒸铝

26. CMOS工艺集成电路

27. CMOS集成电路工艺--以P阱硅栅CMOS为例 • 1。光刻I---阱区光刻，刻出阱区注入孔 SiO2 N-Si N-Si

28. CMOS集成电路工艺--以P阱硅栅CMOS为例 • 2。阱区注入及推进，形成阱区 P- N-Si

29. CMOS集成电路工艺--以P阱硅栅CMOS为例 • 3。去除SiO2，长薄氧，长Si3N4 Si3N4 P- N-Si

30. CMOS集成电路工艺--以P阱硅栅CMOS为例 • 4。光II---有源区光刻 Si3N4 P- N-Si

31. B+ P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 5。光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。 光刻胶

32. P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 6。光III---N管场区光刻，刻出N管场区注入孔； N管场区注入。

33. B+ P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。

34. P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻 多晶硅

35. B+ P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 9。光ⅤI---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。

36. As 光刻胶 P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 10。光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。

37. PSG P+ P+ N+ N+ P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 11。长PSG（磷硅玻璃）。

38. PSG P+ P+ N+ N+ P- N-Si CMOS集成电路工艺--以P阱硅栅CMOS为例 • 12。光刻Ⅷ---引线孔光刻。

39. VDD PSG S P D P+ P+ N+ N+ P- OUT IN N-Si D N S CMOS集成电路工艺--以P阱硅栅CMOS为例 • 13。光刻Ⅸ---引线孔光刻（反刻AL）。

40. AL SiO2 VCC R- R+ N+ P P+ P+ N-epi N+-BL P-SUB 集成电路中电阻1 基区扩散电阻

41. SiO2 R R N+ P+ P+ N-epi N+-BL P-SUB 集成电路中电阻2 发射区扩散电阻

42. SiO2 R R N+ P P+ P+ N-epi N+-BL P-SUB 集成电路中电阻3 基区沟道电阻

43. N+ SiO2 R R P P+ P+ N-epi P-SUB 集成电路中电阻4 外延层电阻

44. 多晶硅 氧化层 SiO2 Si 集成电路中电阻5 MOS中多晶硅电阻 其它：MOS管电阻

45. A- B+ A- B+ SiO2 N+E P+ N P+ P+-I N+-BL Cjs P-SUB 集成电路中电容1 发射区扩散层—隔离层—隐埋层扩散层PN电容

46. N+ Al AL SiO2 N+ P+ P+ N-epi P-SUB 集成电路中电容2 MOS电容

47. 主要制程介绍

48. 矽晶圓材料（Wafer） 圓晶是制作矽半導體IC所用之矽晶片，狀似圓形，故稱晶圓。材料是「矽」，IC（Integrated Circuit）厂用的矽晶片即為矽晶體，因為整片的矽晶片是單一完整的晶體，故又稱為單晶體。但在整體固態晶體內，眾多小晶體的方向不相，則為复晶體（或多晶體）。生成單晶體或多晶體与晶體生長時的溫度，速率与雜質都有關系。

49. 一般清洗技术

50. 光 学 显 影 光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。 关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF 曝光方式:紫外线、X射线、电子束、极紫外