1 / 52

可编程逻辑器件

可编程逻辑器件. 华东师范大学电子系 2004 级 ( 微电子选修）. 主讲：金之诚 邮箱： zcjin@ee.ecnu.edu.cn 网站： http://jinzc.chiname.cn. 可编程逻辑器件. 概述 简单 PLD 原理 CPLD 结构与工作原理 FPGA 结构与工作原理 FPGA/CPLD 的产品概述 CPLD/FPGA 的编程与配置. 概述. 可编程逻辑器件的发展历程 可编程逻辑器件的分类. 可编程逻辑器件的发展历程. 内嵌复杂功能模块 SOPC. FPGA 器件. GAL 器件. EPLD 器件. CPLD 器件.

brasen
Download Presentation

可编程逻辑器件

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 可编程逻辑器件 华东师范大学电子系2004级 (微电子选修） 主讲：金之诚 邮箱：zcjin@ee.ecnu.edu.cn 网站：http://jinzc.chiname.cn

  2. 可编程逻辑器件 • 概述 • 简单PLD原理 • CPLD结构与工作原理 • FPGA结构与工作原理 • FPGA/CPLD的产品概述 • CPLD/FPGA的编程与配置

  3. 概述 • 可编程逻辑器件的发展历程 • 可编程逻辑器件的分类

  4. 可编程逻辑器件的发展历程 内嵌复杂功能模块 SOPC FPGA器件 GAL器件 EPLD器件 CPLD器件 PROM和PLA器件 改进的PLA器件

  5. 可编程逻辑器件的分类

  6. 简单PLD原理 • 常用逻辑门符号与现有国标符号的对照

  7. 简单PLD原理（续） • 电路符号表示 PLD的互补缓冲器 PLD的互补输入 PLD中与阵列表示 PLD中或阵列的表示 阵列线连接表示

  8. 简单PLD原理（续） • PROM基本原理 逻辑表达式

  9. 简单PLD原理（续） • PROM的逻辑阵列结构 逻辑表达式

  10. 简单PLD原理（续） • PROM表达的PLD图阵列

  11. 简单PLD原理（续） 用PROM完成半加器逻辑阵列

  12. 简单PLD原理（续） PLA逻辑阵列示意图

  13. 简单PLD原理（续） PLA与 PROM的比较

  14. 简单PLD原理（续） PAL PAL的常用表示 PAL结构

  15. 简单PLD原理（续） PAL16V8的部分结构图

  16. 简单PLD原理（续） • GAL：General Array Logic Device • 最多有8个或项，每个或项最多有32个与项 • EPLD：Erasable Programmable Logic Device

  17. 简单PLD原理（续） GAL16V8的部分结构图

  18. 时钟信 号输入 输入口 逻辑宏单元 GAL16V8 输入/输出口 固定或阵列 可编程与阵列 三态控制

  19. CPLD结构与工作原理 Complex Programmable Logic Device

  20. CPLD结构与工作原理 • CPLD是在PAL、GAL的基础上发展起来的阵列型PLD • 具有高密度、高速度的优点 • CPLD包括三大部分 • 可编程阵列块（宏单元） • 可编程I/O单元 • 可编程内部连线（PIA）

  21. CPLD结构与工作原理（续）

  22. 来自 PIA的 36个信号 全局 清零 全局 时钟 来自 I/O引脚 并行 扩展项 快速输入选择 2 寄存器旁路 PRN D Q 乘积项选择矩阵 ENA EN CLRN 时钟 清零选择 清零 共享 逻辑 扩展项 通往 PIA 宏单元

  23. 宏单元（续）

  24. 宏单元（续）

  25. 可编程连线阵列 • 不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑

  26. 可编程I/O单元

  27. FPGA结构与工作原理 Field Programmable Gate Array

  28. FPGA结构与工作原理 • 与CPLD相比，具有更高的集成度、更强的逻辑功能和更大的灵活性 • FPGA属于阵列型PLD • 有三个可编程电路和一个用于存放编程数据的SRAM组成 • 可编程逻辑块（CLB） • 输入/输出模块（IOB） • 可编程互连线（PI）

  29. 查找表原理 • 一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 • 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现

  30. 查找表原理（续）

  31. 查找表的连接

  32. 输入输出模块

  33. FPGA/CPLD的产品概述

  34. FPGA： FLEX系列：10K、10A、10KE （EPF10K30E） APEX系列：20K、20KE（EP20K200E） ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 （EP1S30、EP1S120） CYCLONE系列：EP1C20 EXCALIBUR系列： CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列 MAX3000系列 ALTERA

  35. FPGA： XC3000系列 XC4000系列 XC5000系列 Virtex系列 SPARTAN系列： XCS10、XCS20、XCS30 CPLD： XC9500系列：XC95108、XC95256 XILINX

  36. CPLD ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列： LATTICE

  37. CPLD/FPGA的编程与配置 JTAG边界扫描测试 在系统可编程（ISP） CPLD/FPGA的编程方式

  38. JTAG边界扫描测试 • 20世纪80年代，联合测试行动小组（joint test action group，简称JTAG）起草了边界扫描测试规范（boundary-scan testing，简称BST） • 1990年被批准为IEEE标准1149.1-1990规定，简称JTAG标准 • 边界扫描测试的优点： • 方便芯片故障定位，提高测试检验效率 • 通过边界扫描通道，实现某些特定的功能

  39. JTAG边界扫描测试（续） • JTAG边界扫描测试

  40. JTAG边界扫描测试（续） • 边界扫描IO引脚功能

  41. ISP功能提高设计和应用的灵活性 未编程前先焊接安装 在系统现场重编程修改 系统内编程--ISP • 允许一般的存储 • 样机制造方便 • 支持生产和测试流程中的修改 • 减少对器件的触摸和损伤 • 不计较器件的封装形式 • 允许现场硬件升级 • 迅速方便地提升功能

  42. 在系统可编程（ISP） 此接口既可作编 程下载口，也可作 JTAG接口

  43. 在系统可编程（ISP） • ALTERA 的 ByteBlaster（MV）下载接口

  44. CPLD/FPGA的编程方式 • CPLD的编程模式为JTAG • FPGA的3种常用的下载配置模式 • JTAG模式 • PS模式： Passive Serial Mode • AS模式：Active Serial Mode

  45. CPLD/FPGA的编程方式（续） 对CPLD编程 TCK、TDO、TMS、TDI为CPLD的JTAG口

  46. CPLD/FPGA的编程方式（续）

More Related