项目四 组合逻辑电路的设计与分析

1. 项目四组合逻辑电路的设计与分析 • 4.1 组合逻辑电路的分析 • 4.2 组合逻辑电路的设计 • 4.3 常用集成电路列表 • 本章小结

2. 主要内容 • 组合逻辑电路的分析方法; • 组合逻辑电路的设计方法; • 常用组合集成电路的应用。 主要技能 • 熟练的掌握组合逻辑的分析方法与设计方法； • 能熟练的应用组合集成电路实现较复杂的逻辑电路设计。 基本概念 • 组合逻辑电路

3. 4.1 组合逻辑电路的分析 4.1.1 概述 • 逻辑电路根据逻辑功能的不同特点可分为： 组合逻辑电路:任何时刻输出信号的稳态值,仅取决于该时刻各输入信号的取值组合的电路. 时序逻辑电路:任何时刻输出信号的稳态值,不仅取决于该时刻各输入信号的取值组合，而且还与输出以前所处状态有关的电路. 组合逻辑电路的分析: 是根据给定的逻辑电路图，确定电路的逻辑功能。 4.1.2 组合逻辑电路的分析方法

4. 一、常用的分析方法： 1。适用于比较简单的电路，分析步骤为： （1）写出逻辑函数表达式； （2）简化逻辑函数或者列真值表； （3）描述电路逻辑功能。 2。适用较复杂或无法得到逻辑图的电路，分析步骤为： （1）搭接实验电路； （2）测试输出与输入变量各种变化组合之间的电平关系，并列出真值表； （3）描述电路逻辑功能

5. 二、分析实例 例1：分析下图所示电路的逻辑功能。 解： • 根据逻辑电路图写出逻辑函数表达式，并化简；

6. 函数表达式： 化简： • 由表达式求出真值表；

7. 真值表 • 由真值表分析电路功能； 当a、b、c、d中有奇数个1时，G为1；有偶数个1时，G为0。 这是一个偶校验位产生电路, a、b、c、d 、G组成偶校验码。 • 原电路由于与非门太多，电路复杂，根据简化式可重新设计电路，如下图所示：

8. 解： • 写出逻辑函数表达： 例2：分析下图所示电路的逻辑功能。 F=G⊙G` • 功能分析： • G是偶校验位，G与G‵相同时，F为1，反之，F为0。 G是正确的偶校验位，G‵是实际码组产生的偶校验位，如果实际与正确偶校验位相同，则说明码组a、b、c、d正确，反之码组出错。因此这是一个偶校验检测器。 如：正确的偶校验码abcdG（10100）输入，输出Ｆ为１； 如：实际输入码abcdG（1１100），输出Ｆ为０，说明码组错误．

9. 例3：分析下图所示电路的逻辑功能。 解： • 写出函数表达式

10. 令： （1）当G1为0时， 均为1，同理 或者 中任何一个为1时， 也为1。 （2）当 为1， 为0时，３位二进制输入信号 的8种取值组合分别对应着 　中的一个输出低电平信号。 • 由表达式求出真值表： • 逻辑功能分析：

11. 该电路是一个3-8线二进制译码器。它是第4章中讨论过的74LS138的内部电路。当 为1， 为0时，电路工作在译码状态；当 为0或 为1时，电路处于非译码状态。

12. 例4：分析下图所示电路的逻辑功能。 解： • 写出函数表达式

13. EN • 由表达式求出真值表： • 逻辑功能分析： （1）EN是使能端，对数据通行进行控制。当EN=1时，数据不输出。 （2）当EN=0时，根据不同的地址码A2A1A0选通相应的通道，对应通道的数据送到输出端，且仅选通一个通道。

14. 该电路是一个多路数据选择器（也称为数据选择器）。实现的功能是从多个输入信号中选择一个信号输出。若一组8位的数字信号同时送入输入端，地址号A0~A2从000~111连续变化则可实现将8位数字信号分时传送到输出端Y，实现了将并行输入转换为串行输出。与之相对应的集成电路74LS151（8路数据选择器）。

15. 例5： 应用多路选择器实现下列逻辑函数． 解： 分析： 多路选择器74LS151的逻辑函数表达式如下： 从两个表达式可见，逻辑变量都是四个，因此可用一片74LS151实现。如果令74LS151 的3个输入端A2、A1、A0分别为A、B、C3个变量，同时数据端D按如下值设置，则７４ＬＳ１５１的表达式与要求实现的逻辑函数式相等。

16. 电路原理图：

17. 分析 列真值表 逻辑式化简 绘逻辑图 4.2 组合逻辑电路的设计 一、 组合逻辑电路设计的一般方法： １．设计步骤：

18. ２．设计实例 例： 某设备有开关A、B、C，要求：只有开关A接通的条件下，开关B才能接通；开关C只有在开关B 接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。 解： • 分析题意,写出真值表： 该报警电路的输入变量是三个开关A、B、C 的状态，设开关接通为1，开关断开为0；电路的输出报警信号为F，F 为1表示报警，F 为0表示不报警。真值表如右表所示： • 由真值表写表达式：

19. 卡诺图 • 化简表达式： • 画逻辑图：

20. 二、组合逻辑电路设计实例 1. 设计优先编码器 设计要求： 将Y0~Y9十个信号编成二进制代码。其中Y9的优先级别 最高，Y0最低。当有几个信号同时出现在输入端时，要求只对优先级别最高的信号进行编码，且输入输出都是低电平有效。 分析要求： Y0~Y9共10个信号，根据公式 2n≥N=10，取n=4，即取4位二进制码进行编码。根据设计要求，优先级别高的排斥优先级别低的，当输入端有几个信号同时存在时，优先级别低的信号无论电平高低，对输出均无影响。 解： • 分析题意,写出真值表：

21. 真值表 被排斥的量用“×”号表示。优先级别高的排斥优先级别低的。输出4位二进制码用DCBA表示，它们共有16种组合，用来对Y0~Y9进行编码的方案很多，我们采用其中一种方案。可得到真值表。

22. 写出表达式并化简：

23. 如果 同时输入为低电平0时，则输出 =0110，即对 进行编码; 如果 均为高电平时，则输出 全为高电平，此时为隐含着的对 的编码。 • 画出逻辑图：

24. 2. 设计加法器 设计要求：设计一个四位二进制数的加法器。 分析要求： 一位二进制数相加不仅要考虑本位的加数与被加数，还要考虑低位的进位信号，而输出为本位和及向高位的进位信号，这就是通常所说的全加器。多位全加器可由多个一位全加器构成，故先设计一位的全加器。 解： • 分析题意,写出真值表： 假设： Ai：全加器的加数、 Bi：全加器的被加数、 Ci-1：低位的进位信号、 Si：输出本位、 Ci：向高位的进位信号，可得真值表表。

25. 写出表达式： 真值表 • 化简：

26. 4位全加器： • 画1位全加器逻辑图： • 1位全加器的逻辑符号：

27. 3．设计比较器 设计要求：设计一个4位二进制数码比较器，比较两个4位二进制数A、B的大小。 分析要求： 和多位加法器一样，用多个一位二进制比较器通过通过级联的方式可实现多位二进制比较器。为此先设计一位二进制比较器。 一位二进制比较器： 解： • 分析题意,写出真值表： 设aibi 为两个比较的一位二进制数，li、mi、gi为1时，分别表示ai>bi、ai<bi 、 ai=bi三种比较结果。两个一位二进制数比较器的真值表如下所示。

28. 真值表 • 画1位二进制比较器的逻辑图： • 写出表达式：

29. 四位二进制比较器： 分析要求： 比较两数的大小时,应从高位比较起：如果高位已经比较出大小，便可得出结论，不必再比较低位，只有高位相等时，才有必要比较低位。 • 分析题意,写出真值表： 设两数分别为：A=a3a2a1a0B=b3b2b1b0，L、M、G为1时，分别代表A>B、A<B、A=B，而li、mi、gi为1时分别表示ai>bi、ai<bi 、 ai=bi ，则可画出4位二进制数比较器的真值表。

30. L(A>B)的真值表 G(A=B)的真值表 M(A<B)的真值表

31. 写出表达式： • 画4位二进制比较器的逻辑图：

32. 4.3 常用组合集成电路例表

33. 本章小结 • 合逻辑电路的特点：任意时刻输出信号仅取决于当时的输入信号的取值组合，而与电路原来所处的状态无关。 • 组合逻辑电路的分析目的是明确电能实现的逻辑功能。逻辑功能的提练最有效的依据是真值表，因此首先要画出电路的真值表。 • 组合逻辑电路的设计是以完成要求的逻辑功能为前提的。电路设计最有效的依据是逻辑图，而逻辑图是建立在逻辑表达式基础上的，因此首先要得到最简表达式。

34. 作 业 10.6 10.8 10.9 10.10