1 / 46

Fonctionnement de l'unité centrale

Fonctionnement de l'unité centrale. U.E. U.E. Schéma général de l'unité centrale. Mémoire centrale. H. Séquenceur. CO. 0 1 2 3 k k+1 k+2. RI. RA. U.A.L. B. RD. A. BUS. U.E. U.E. La mémoire centrale contient : des données des programmes. Mémoire centrale.

cameron-boyer
Download Presentation

Fonctionnement de l'unité centrale

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Fonctionnement de l'unité centrale J.-M. ADAM – D. BARDOU

  2. U.E. U.E. Schéma général de l'unité centrale Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... RI RA U.A.L. B RD A BUS

  3. U.E. U.E. • La mémoire centrale contient : • des données • des programmes Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A BUS

  4. U.E. U.E. Le registre d’adresse (RA) contient l’adresse du mot mémoire à lire ou à écrire Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 RA 3 1 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A BUS

  5. U.E. U.E. Le registre donnée (RD) contient l’information lue ou à écrire dans le mot dont l’adresse est dans RA Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 826 BUS

  6. U.E. U.E. L’unité Arithmétique et Logique effectue les calculs (+, -, *, /) et les opérations logiques (et, ou, non) Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. L’U.A.L. manipule les données des registres A et B B RD A 826 18 826 BUS

  7. Les unités d’échange assurent la communication entre l’unité centrale et les périphériques Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  8. Le bus assure la communication entre les composants de l’unité centrale Mémoire centrale H Séquenceur CO 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  9. Le compteur ordinal (CO) Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... 41 RI 145 720 Le CO contient l’adresse mémoire de la prochaine instruction à exécuter. 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  10. Le registre d’instruction (RI) contient l’instruction en cours d’exécution Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  11. Le séquenceur envoie ses commandes aux autres organes de l’unité centrale au rythme de l’horloge (H) commandes Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  12. Le séquenceur, l’horloge et le registre d’instruction (RI) constituent l’unité de commande Unité de commande Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  13. L’unité de commande, l’unité arithmétique et logique, le bus et les registres CO, RA et RD constituent le processeur Unité de commande Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  14. Simulation de l’exécution d’une instruction Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  15. Lecture de l’instruction : • copie du compteur ordinal (CO) • dans le registre adresse (RA) Lecture CO Écriture RA Mémoire centrale H Séquenceur k CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 k RA 3 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  16. copie du compteur ordinal (CO) • dans le registre adresse (RA) • Lecture de l’instruction : • lecture de la mémoire Lecture mémoire Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI 145 720 826 k RA CHA 0 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 826 18 826 BUS U.E. U.E.

  17. lecture de la mémoire • Lecture de l’instruction : • copie du registre donnée (RD) • dans le registre instruction (RI) Écriture RI Lecture RD Mémoire centrale H Séquenceur CO k 0 1 2 3 k k+1 k+2 ... RGB 3 41 RI CHA 0 145 720 826 k RA CHA 0 CHB 2 ADD RGA 3 U.A.L. CHA 0 B RD A CHA 0 18 826 BUS U.E. U.E.

  18. Lecture de l’instruction : • copie du registre donnée (RD) • dans le registre instruction (RI) • Incrémentation du compteur ordinal Incrémenter CO Mémoire centrale H Séquenceur CO k+1 k 0 1 2 3 k k+1 k+2 ... 41 RI CHA 0 145 720 826 k RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHA 0 18 826 BUS U.E. U.E.

  19. Incrémentation du compteur ordinal • Décodage de l’instruction : • « CHarger le registre A • avec le mot d’adresse 0 » Mémoire centrale H Décodage Séquenceur CO k+1 0 1 2 3 k k+1 k+2 ... 41 RI CHA 0 145 720 826 k RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHA 0 18 826 BUS U.E. U.E.

  20. Interprétation de l’instruction : • copie de l’adresse du RI • dans le registre adresse RA • Décodage de l’instruction : • « CHarger le registre A • avec le mot d’adresse 0 » Lecture adressedu RI Écriture RA Mémoire centrale H Séquenceur CO k+1 0 1 2 3 k k+1 k+2 ... 0 41 RI CHA 0 145 720 826 k 0 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHA 0 18 826 BUS U.E. U.E.

  21. Interprétation de l’instruction : • lecture en mémoire • copie de l’adresse du RI • dans le registre adresse RA Lecture mémoire Mémoire centrale H Séquenceur CO k+1 41 0 1 2 3 k k+1 k+2 ... 41 RI CHA 0 145 720 826 0 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHA 0 18 826 BUS U.E. U.E.

  22. Interprétation de l’instruction : • copie du registre donnée (RD) • dans le registre A de l’U.A.L. • lecture en mémoire Écriture A Lecture RD Mémoire centrale H Séquenceur CO k+1 0 1 2 3 k k+1 k+2 ... 41 RI CHA 0 145 720 826 0 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. 41 B RD A 41 41 18 826 BUS U.E. U.E.

  23. Simulation de l’exécution d’une séquence d’instructions : exécution des instructions suivantes Fin d’exécution de l’instruction : le registre A a été chargé avec la valeur du mot mémoire d’adresse 0 Mémoire centrale H Séquenceur CO k+1 0 1 2 3 k k+1 k+2 ... 41 RI CHA 0 145 720 826 0 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 41 41 826 BUS U.E. U.E.

  24. Lecture de l’instruction suivante : • copie du compteur ordinal (CO) • dans le registre adresse (RA) Lecture CO Écriture RA Mémoire centrale H Séquenceur k+1 CO k+1 0 1 2 3 k k+1 k+2 ... CHA 0 41 RI 145 720 826 k+1 RA 0 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 41 41 826 BUS U.E. U.E.

  25. copie du compteur ordinal (CO) • dans le registre adresse (RA) • Lecture de l’instruction suivante : • lecture de la mémoire Lecture mémoire Mémoire centrale H Séquenceur CO k+1 0 1 2 3 k k+1 k+2 ... CHA 0 41 RI 145 720 826 k+1 RA CHA 0 CHB 2 ADD RGA 3 CHB 2 U.A.L. B RD A 41 41 826 BUS U.E. U.E.

  26. lecture de la mémoire • Lecture de l’instruction suivante : • copie du registre donnée (RD) • dans le registre instruction (RI) Écriture RI Lecture RD Mémoire centrale H Séquenceur CO k+1 0 1 2 3 k k+1 k+2 ... CHA 0 41 RI CHB 2 145 720 826 k+1 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. CHB 2 B RD A CHB 2 41 826 BUS U.E. U.E.

  27. Lecture de l’instruction suivante: • copie du registre donnée (RD) • dans le registre instruction (RI) Incrémentation du compteur ordinal Incrémenter CO Mémoire centrale H Séquenceur CO k+2 k+1 0 1 2 3 k k+1 k+2 ... 41 RI CHB 2 145 720 826 k+1 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHB 2 41 826 BUS U.E. U.E.

  28. Incrémentation du compteur ordinal • Décodage de l’instruction : • « CHarger le registre B • avec le mot d’adresse 2 » Mémoire centrale H Décodage Séquenceur CO k+2 0 1 2 3 k k+1 k+2 ... 41 RI CHB 2 145 720 826 k+1 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHB 2 41 826 BUS U.E. U.E.

  29. Interprétation de l’instruction : • copie de l’adresse du RI • dans le registre adresse RA • Décodage de l’instruction : • « CHarger le registre B • avec le mot d’adresse 2 » Lecture adressedu RI Écriture RA Mémoire centrale H Séquenceur CO k+2 0 1 2 3 k k+1 k+2 ... 2 41 RI CHB 2 145 720 826 k+1 2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHB 2 41 826 BUS U.E. U.E.

  30. Interprétation de l’instruction : • lecture en mémoire • copie de l’adresse du RI • dans le registre adresse RA Lecture mémoire Mémoire centrale H Séquenceur CO k+2 0 1 2 3 k k+1 k+2 ... 41 RI CHB 2 145 720 720 826 2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A CHB 2 41 826 BUS U.E. U.E.

  31. Interprétation de l’instruction : • copie du registre donnée (RD) • dans le registre B de l’U.A.L. • lecture en mémoire Écriture B Lecture RD Mémoire centrale H Séquenceur CO k+2 0 1 2 3 k k+1 k+2 ... 41 RI CHB 2 145 720 826 2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. 720 B RD A 720 720 41 826 BUS U.E. U.E.

  32. Lecture de l’instruction suivante : • copie du compteur ordinal (CO) • dans le registre adresse (RA) • Interprétation de l’instruction : • copie du registre donnée (RD) • dans le registre B de l’U.A.L. Lecture CO Écriture RA Mémoire centrale H Séquenceur k+2 CO k+2 0 1 2 3 k k+1 k+2 ... CHB 2 41 RI 145 720 826 k+2 RA 2 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 720 41 720 BUS U.E. U.E.

  33. copie du compteur ordinal (CO) • dans le registre adresse (RA) • Lecture de l’instruction suivante : • lecture de la mémoire Lecture mémoire Mémoire centrale H Séquenceur CO k+2 0 1 2 3 k k+1 k+2 ... CHB 2 41 RI 145 720 826 k+2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. ADD B RD A 720 41 720 BUS U.E. U.E.

  34. lecture de la mémoire • Lecture de l’instruction suivante : • copie du registre donnée (RD) • dans le registre instruction (RI) Écriture RI Lecture RD Mémoire centrale H Séquenceur CO k+2 0 1 2 3 k k+1 k+2 ... CHB 2 41 RI ADD 145 720 826 k+2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. ADD B RD A ADD 41 720 BUS U.E. U.E.

  35. Lecture de l’instruction suivante: • copie du registre donnée (RD) • dans le registre instruction (RI) Incrémentation du compteur ordinal Incrémenter CO Mémoire centrale H Séquenceur CO k+3 k+2 0 1 2 3 k k+1 k+2 ... 41 RI ADD 145 720 826 k+2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A ADD 41 720 BUS U.E. U.E.

  36. Incrémentation du compteur ordinal • Décodage de l’instruction : • « ADDitionner le registre A et le registre B » Mémoire centrale H Décodage Séquenceur CO k+3 0 1 2 3 k k+1 k+2 ... 41 RI ADD 145 720 826 k+2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A ADD 41 720 BUS U.E. U.E.

  37. Interprétation de l’instruction : • addition de A et B • (le résultat est placé dans A) • Décodage de l’instruction : • « ADDitionner le registre A et le registre B » Addition Mémoire centrale H Séquenceur CO k+3 0 1 2 3 k k+1 k+2 ... 41 RI ADD 145 720 826 k+2 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. 761 B RD A 761 41 ADD 720 BUS U.E. U.E.

  38. Lecture de l’instruction suivante : • copie du compteur ordinal (CO) • dans le registre adresse (RA) • Interprétation de l’instruction : • addition de A et B • (le résultat est placé dans A) Lecture CO Écriture RA Mémoire centrale H Séquenceur k+3 CO k+3 0 1 2 3 k k+1 k+2 ... ADD 41 RI 145 720 826 k+3 RA k+2 CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A ADD 761 720 BUS U.E. U.E.

  39. copie du compteur ordinal (CO) • dans le registre adresse (RA) • Lecture de l’instruction suivante : • lecture de la mémoire Lecture mémoire Mémoire centrale H Séquenceur CO k+3 0 1 2 3 k k+1 k+2 ... ADD 41 RI 145 720 826 k+3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. RGA 3 B RD A 761 ADD 720 BUS U.E. U.E.

  40. lecture de la mémoire • Lecture de l’instruction suivante : • copie du registre donnée (RD) • dans le registre instruction (RI) Écriture RI Lecture RD Mémoire centrale H Séquenceur CO k+3 0 1 2 3 k k+1 k+2 ... RGA 3 ADD 41 RI 145 720 826 k+3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. RGA 3 B RD A 761 RGA 3 720 BUS U.E. U.E.

  41. Lecture de l’instruction suivante: • copie du registre donnée (RD) • dans le registre instruction (RI) Incrémentation du compteur ordinal Incrémenter CO Mémoire centrale H Séquenceur CO k+4 k+3 0 1 2 3 k k+1 k+2 ... 41 RI RGA 3 145 720 826 k+3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 761 RGA 3 720 BUS U.E. U.E.

  42. Incrémentation du compteur ordinal • Décodage de l’instruction : • « RanGer la valeur du registre A • dans le mot d’adresse 3 » Mémoire centrale H Décodage Séquenceur CO k+4 0 1 2 3 k k+1 k+2 ... 41 RI RGA 3 145 720 826 k+3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 761 RGA 3 720 BUS U.E. U.E.

  43. Interprétation de l’instruction : • copie de l’adresse du RI • dans le registre adresse RA • Décodage de l’instruction : • « RanGer la valeur du registre A • dans le mot d’adresse 3 » Lecture adressedu RI Écriture RA Mémoire centrale H Séquenceur CO k+4 0 1 2 3 k k+1 k+2 ... 3 41 RI RGA 3 145 720 826 k+3 3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 761 RGA 3 720 BUS U.E. U.E.

  44. copie de l’adresse du RI • dans le registre adresse RA • Interprétation de l’instruction : • copie du registre A • dans le registre donnée RD Lecture A Écriture RD Mémoire centrale H Séquenceur CO k+4 0 1 2 3 k k+1 k+2 ... 41 RI RGA 3 145 720 826 3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. 761 B RD A 761 RGA 3 761 720 BUS U.E. U.E.

  45. Interprétation de l’instruction : • écriture en mémoire • copie du registre A • dans le registre donnée RD Écriture mémoire Mémoire centrale H Séquenceur CO k+4 0 1 2 3 k k+1 k+2 ... RGA 3 41 RI 145 720 826 3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 761 761 761 720 BUS U.E. U.E.

  46. Fin de la simulation de l’exécution d’une séquence d’instructions • Interprétation de l’instruction : • écriture en mémoire Mémoire centrale H Séquenceur CO k+4 0 1 2 3 k k+1 k+2 ... RGA 3 41 RI 145 720 761 3 RA CHA 0 CHB 2 ADD RGA 3 U.A.L. B RD A 761 761 720 BUS U.E. U.E.

More Related