1 / 66

计 算 机 电 路 基 础

计 算 机 电 路 基 础. 第八章 集成触发器. 上海第二工业大学计算机与信息学院. 第 8 章 集成触发器. 8.1 触发器的基本电路. 8.2 主从 RS 触发器. 8.3 主从 JK 触发器和边沿 JK 触发器. 8.4 边沿 D 触发器. 8.5 触发器的功能分类及相互转换. 8.6 触发器的主要参数. 退出. 触发器是构成时序逻辑电路的基本逻辑部件。  它有两个稳定的状态： 0 状态和 1 状态；  在不同的输入情况下，它可以被置成 0 状态或 1 状态；  当输入信号消失后，所置成的状态能够保持不变。.

carlota-ramos
Download Presentation

计 算 机 电 路 基 础

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 计 算 机 电 路 基 础 第八章 集成触发器 • 上海第二工业大学计算机与信息学院

  2. 第8章 集成触发器 8.1 触发器的基本电路 8.2 主从RS触发器 8.3 主从JK触发器和边沿JK触发器 8.4 边沿D触发器 8.5 触发器的功能分类及相互转换 8.6 触发器的主要参数 退出

  3. 触发器是构成时序逻辑电路的基本逻辑部件。  它有两个稳定的状态：0状态和1状态；  在不同的输入情况下，它可以被置成0状态或1状态；  当输入信号消失后，所置成的状态能够保持不变。 基本触发器：输入信号是直接加到输入端的。是触发器的基本电路结构形式，是构成其它类型触发器的基础。 同步触发器：输入信号是经过控制门输入的，而管理控制门的则是叫做时钟脉冲的CP信号。 主从触发器：为了克服同步触发器存在的缺点，把输入信号接进主触发器，再传送给从触发器并输出。 边沿触发器：只有在时钟脉冲的上升沿或下降沿时刻，输入信号才被接收，靠边沿控制。

  4. 8.1 触发器的基本电路 8.1.1 基本RS触发器 8.1.2 同步触发器 退出

  5. 信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态， 1、基本RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。

  6. Q R S ① R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 工作原理 1 0 1 10 1 0

  7. Q R S 1 1 0 ② R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 1 0 01 0 1

  8. Q R S 0 1 0 1 0 1 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 1 0 0 1 不变 11 1 1

  9. Q R S 0 1 0 1 0 1 不变 1 1 ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 ？ 1 1 不定 00 0 0

  10. 特性表（真值表） 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处的新的稳定状态。

  11. 次态Qn+1的卡诺图 特性方程 触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式

  12. ①当触发器处在0状态，即Qn=0时，若输入信号 ＝01或11，触发器仍为0状态； RS RS RS RS 若 ＝10，触发器就会翻转成为1状态。 ②当触发器处在1状态，即Qn=1时，若输入信号 ＝10或11，触发器仍为1状态； 若 ＝01，触发器就会翻转成为0状态。 状态图 描述触发器的状态转换关系及转换条件的图形称为状态图 10/ 1 0 1×/ ×1/ 01/

  13. Q R S Q 波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图 置1 保持 置1 置0 置1 不允许 置1

  14. 基本RS触发器的特点 （1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。

  15. 2S 1S 集成基本RS触发器 EN＝1时工作 EN＝0时禁止

  16. S R CP＝0时，R=S=1，触发器保持原来状态不变。 2、同步触发器 1、同步RS触发器 CP＝1时，工作情况与基本RS触发器相同。

  17. CP=1期间有效 特性表 特性方程

  18. 主要特点 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 波形图 不变 置1 不变 置0 不变 置1 不变 置0 不变 不变 不变

  19. 将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程： 2、同步JK触发器 CP=1期间有效

  20. 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转

  21. 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。

  22. 将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程： 3、同步D触发器（D锁存器） CP=1期间有效

  23. 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。

  24. CP3、4 集成同步D触发器 POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0有效，锁存 的内容是CP上升沿时刻D的值。 CP1、2

  25. 8.2 主从RS触发器 8.2.1 主从RS触发器的工作原理 8.2.2 集成主从RS触发器 退出

  26. （1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。 主从RS触发器 1、主从RS触发器 工作原理 0 1

  27. （2）输出信号过程 CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。 CP下降沿到来时有效 1 0 特性方程

  28. 逻辑符号 电路特点 主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。

  29. 8.3 主从JK触发器和边沿JK触发器 8.3.1 主从JK触发器 8.3.2 边沿JK触发器 退出

  30. 1、主从JK触发器 将 代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 主从JK触发器没有约束。

  31. 特性表 时序图

  32. 逻辑符号 电路特点 ①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。

  33. 1 1 1 0 0 1 1 1 1 1 RD=0，直接置0 SD=0，直接置1 带清零端和预置端的主从JK触发器 0 0 1 1 0 0

  34. 带清零端和预置端的主从JK触发器的逻辑符号

  35. 低电平有效 低电平有效 CP下降沿触发 集成主从JK触发器

  36. 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。

  37. 2、边沿JK触发器 CP下降沿时刻有效

  38. 边沿JK触发器的逻辑符号 边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。

  39. 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意

  40. 8.4 边沿D触发器 8.4.1 内部结构 8.4.2 工作原理和逻辑功能 退出

  41. （1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 （2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 1、内部结构 工作原理

  42. （3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 综上所述，边沿D触发器的特性方程为： 下降沿时刻有效 边沿D触发器没有一次变化问题。

  43. 逻辑符号

  44. CP上升沿触发 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。

  45. 8.5 触发器的功能分类及相互转换 8.5.1 触发器的功能分类 8.5.2 不同类型时钟触发器的相互转换 退出

  46. 1、 触发器的功能分类 从逻辑功能角度分类，通常将时钟控制的触发器分为RS、D、T、JK四种类型。 （1）RS触发器 定义：在CP信号作用下，根据输入信号R、S的情况不同，凡是具有置0、置1和保持功能的触发器，都叫做RS触发器。 特性方程为 （约束条件） （2） D触发器 定义：在CP信号作用下，根据输入信号D的情况，凡是具有置0、置1功能的触发器，都称其为D触发器。

  47. 特性方程为： ＝D（CP＝1时有效） （3）T触发器 定义：在CP信号作用下，根据输入信号T情况的不同，凡是具有保持和翻转功能的触发器，都叫做T型触发器。 特性方程为： （3）JK触发器 定义：在CP信号作用下，根据输入信号J、K情况的不同，凡是具有置0、置1、翻转、保持功能的触发器，都称为了K触发器。 特性方程为：

  48. 2、 不同类型时钟触发器的相互转换 转换方法： 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。 转换步骤： （1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。

  49. 1、将JK触发器转换为RS、D、T和T＇触发器 JK触发器→RS触发器 变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致： RS触发器特性方程

  50. 比较，得： 电路图

More Related