1 / 25

6 장 마이크로프로세서 메모리 및 입출력장치 인터페이스

6 장 마이크로프로세서 메모리 및 입출력장치 인터페이스. 학습개요. 이번 시간에는 ... “ Microprocessor 메모리 및 입출력장치 인터페이스 ” 에 대해 알아보겠습니다. 학 습 목 표. 이장에서는 마이크로프로세서 메모리 맵에 대해 공부하고 . 메모리와 입출력 장치를 설계하는 방법을 익힌다. 학 습 목 차. ROM, RAM 영역설계 Decoder 를 이용한 Memory 영역설계 Gate 를 이용한 Memory 영역설계 8085 microprocessor

daxia
Download Presentation

6 장 마이크로프로세서 메모리 및 입출력장치 인터페이스

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 6장 마이크로프로세서 메모리 및 입출력장치 인터페이스

  2. 학습개요 이번 시간에는... “Microprocessor 메모리 및 입출력장치 인터페이스”에 대해 알아보겠습니다. 학 습 목 표 이장에서는 마이크로프로세서 메모리 맵에 대해 공부하고. 메모리와 입출력 장치를 설계하는 방법을 익힌다. 학 습 목 차 • ROM, RAM 영역설계 • Decoder를 이용한 Memory 영역설계 • Gate를 이용한 Memory 영역설계 • 8085 microprocessor • Input Output Device interface

  3. ROM, RAM 영역설계 • 메모리 인터페이스 설계 1) 설계 순서 (1) Memory 영역 분석 (2) Memory device 결정 (3) Memory Map 구성 (4) Address table 구성 (5) 회로설계 ex1) EPROM 2716을 4000H - 47FFH번지에 설계하여라 (1) Address 영역 4000-47FF (2) EPROM 2716 address( A0 - A10) (3) Memory map

  4. ROM, RAM 영역설계 • 메모리 인터페이스 설계 (4) Address table (5) 회로설계

  5. ROM, RAM 영역설계 • 메모리 인터페이스 설계 ex2) EPROM 2716(2Kbyte)을 이용하여 0000H - 0FFFH번지에 설계하여라 (1) Address 영역 0000-0FFF (2) EPROM 2716 address( A0 - A10) 2Kbyte 메모리 (3) Memory map (4) Address table

  6. ROM, RAM 영역설계 • 메모리 인터페이스 설계 (5) 회로설계

  7. ROM, RAM 영역설계 • 메모리 인터페이스 설계 ex3) SRAM MC6116을 2000H – 0FFFH번지에 설계하여라 (1) Address 영역 2000H – 0FFFH (2) SRAM MC6116 address( A0 – A10) (3) Memory map (4) Address table

  8. ROM, RAM 영역설계 • 메모리 인터페이스 설계 (5) 회로설계 Address bus(A0 – A10 ) A0-A10 A0 – A10 Z80 CPU A0 – A10 /OE /OE /RD /WR /MREQ /IORQ RAM1 (6116) RAM1 (6116) /WE /WE CE’ CE’ D0 - D7 D0 - D7 D0 - D7 Data bus (D0- D7) 0 0 1 0 0 A15 A14 A13 A12 A11 2000H 2800H

  9. ROM, RAM 영역설계 • 메모리 인터페이스 설계 ex4) 아래 Memory map에 의해 ROM과 RAM을 설계하시오 • Address 영역 ROM : 0000H – 07FFH • RAM : 2000H- 27FFH • (2) ROM 2716 SRAM MC6116 address( A0 – A10) • (3) Memory map (4) Address table

  10. ROM, RAM 영역설계 • 메모리 인터페이스 설계 (5) 회로설계 Address bus(A0 – A10 ) A0-A10 A0 – A10 A0 – A10 Z80 CPU /OE /OE /RD /WR /MREQ /IORQ ROM (2716) RAM (6116) /WE CE’ CE’ D0 - D7 D0 - D7 D0 - D7 D0 - D7 Data bus (D0- D7) 0 0 0 0 0 0 0 1 0 0 A15 A15 A14 A14 A13 A13 A12 A12 A11 A11 2000H 0000H

  11. Decoder를 이용한 Memory 영역설계 • Decoder 74138 3*8 Decoder truth table 74138 3*8 Decoder A D0 B D1 C D2 D3 D4 G1 D5 G2 D6 G3 D7 G1=1,G2=0,G3=0일때 74138이 Active가 된다

  12. Decoder를 이용한 Memory 영역설계 • Decoder를 이용한 Map 설정 Address table Map 영역 분할

  13. Decoder를 이용한 Memory 영역설계 • Decoder를 이용한 Map 설정 ex) 아래 Memory map에 의해 ROM을 설계하시오 • Address 영역 ROM : 0000H – 07FFH • ROM : 0800H – 0FFFH • ROM : 1000H – 17FFH • (2) ROM 2716 address( A0 – A10) • (3) Memory map Address table

  14. Decoder를 이용한 Memory 영역설계 • Decoder를 이용한 Map 설정 (5) 회로설계

  15. Decoder를 이용한 Memory 영역설계 • Map 설정 ex) 아래 Memory map에 의해 ROM을 설계하시오 • Address 영역 ROM : 0000H – 7FFFH • RAM : 8000H – FFFFH • (2) ROM 27256 address( A0 – A14) :32Kbyte • RAM 62256 address( A0 – A14) :32Kbyte • (3) Memory map (4) Address table

  16. Gate를 이용한 Memory 영역설계 • Map 설정 (5) 회로설계

  17. 8085 microprocessor • 8085 microprocessor 외부 핀 X1 X2 RESET OUT SOD SID TRAP RST7.5 RST6.5 RST5.5 INTR /INTA HOLD HLDA RESET IN READY IO/M S1 /RD /WR ALE INTEL 8085 8bit microprocessor Address data bus AD0 -AD7 AD0-AD7 address bus A8-A15 A8-A15 그림 2-12. 8085 CPU

  18. INTEL 8085 8bit microprocessor AD0-AD7 A0-A7 Latch Data bus D0-D7 Address bus ALE A0-A15 A8-A15 A8-A15 8085 microprocessor • Demultiplexed address interface Intel 계열 CPU는 하위 주소버스는 데이터 버스와 동일한 버스를 사용하도록 설계되어 있다. 따라서 외부 에서 주소와 데이터버스를 분리 시켜주는 회로가 필요하다. 이 방법을 demultiplexed address interface 가고 한다. CPU에서 먼저 address 신호를 출력한 다음 ALE( Address Latch Enable)에 의하여 address를 래치 한다. 이때 address bus 는 A0-A7을 구성하고 A8-A15을 합성하면 A0-A15까 된다. 데이터 신호는 address 신호다음에 ALE가 “Low” 일 때에 출력된다.

  19. AD0-AD7 data address data address ALE A0-A7 Address A0-A7 Address A0-A7 ｛ A0-A15 A8-A15 Address A8-A15 Address A8-A15 data D0-D7 data 8085 microprocessor • Demultiplexed address interface ① AD0-AD7(하위 8비트 버스)에 주소 신호(A0-A7)를 출력한다 ② ALE신호가 “high”로 되면서 래치회로에서 A0-A7을 래치한다. ③ ALE신호를 “low”로 전환하고 D0-D7 를 출력한다.

  20. 8085 microprocessor • Demultiplexed address interface Demultiplexed address bus 방식 회로

  21. Input Output Device interface • Input Output Device 종류 Micro-computer system CPU Interface 회로 I/O device Bus Bus Buffer, 기타 Interface 회로 • Input Device : Key Board, Mouse,Tablet, AD converter 등 • Output Device : CRT display, 7segment, LCD, Printer, Plotter, • DA converter 등 • I/O device : Memory, Magnetic tape, HDD,FDD

  22. Input Output Device interface • Input Output Device의 Address interface 방식 Input Output 의 주소를 구분하는 방식 (1)Memory Mapped I/O방식 (2) I/O Mapped I/O(Isolated Mapped I/O방식 Main memory Main memory FFFF FFFF I/O memory FF I/O address I/O address 00 0000 0000 • Main memory 내부에 I/O address 영역을 두는 방식 • 회로가 간단하다 • Main memory 영역 감소 • Main memory 영역과 I/O address영역을 분리 시켜서 설계된 방식 • 회로가 복잡하다 • main memory 영역을 모두 사용 가능

  23. Input Output Device interface • Parallel I/O Interface device Parallel I/O device CPU PORT I/O device Bus Data Bus 반드시 Port를 통하여 Data 전송 Bus Port A 00 Port A Data Register Chip select Port address A0 A1 Port B Port B Data Register 01 Port C Data Register Port C 10 R/W’ Interrupt요구 Control Register 11 Interrupt확인 각 Port들은 8bit로 구성, Handshake 신호들을 포함하고 있다

  24. Input Output Device interface • Parallel I/O Interface 연결 PIO : Zilog Z8420, Intel 8255, Motorola MC6820 ex) 8255 PIO를 (30,31,32,33)(34,35,36,37)번지에 연결하시오 (4) Address table PIO address Map Decoder select PIO 고유address A0-A1 Decoder 입력

  25. Input Output Device interface

More Related