温度を考慮した 3 次元積層 LSI 向け低消費エネルギー L2 キャッシュの提案

温度を考慮した3次元積層LSI向け低消費エネルギーL2キャッシュの提案温度を考慮した3次元積層LSI向け低消費エネルギーL2キャッシュの提案 ○阿部　祐希†花田　高彬† 　井上　弘士‡ 村上　和彰‡ †九州大学大学院　システム情報科学府 ‡九州大学大学院　システム情報科学研究院

発表の流れ • 研究背景 • ３次元積層L2キャッシュのリーク消費電力増加 • 研究目的 • 提案手法 • 温度を考慮したリーク消費電力削減手法 • 有効性評価 • まとめ

キャッシュメモリの容量増加 • 近年のマイクロプロセッサは大容量キャッシュメモリを搭載 • キャッシュメモリ容量増加による利点/問題点 • 利点 • 多くのデータをキャッシュ内に格納可能 • メモリウォール問題の緩和 • 問題点 • キャッシュメモリの占めるチップ内面積の増加 • アクセスレイテンシの増加 • 消費エネルギー増加 L3キャッシュ 16MB チップ写真：Intel Core i7[1] [1]http://journal.mycom.co.jp/photo/news/2009/09/08/109/images/001l.jpg

３次元積層Ｌ２キャッシュ • ３次元実装技術 • グローバル配線長の削減，チップ面積縮小 • ダイ同士をTSVなどの層間接続による高いバンド幅を実現した積層 • TSV(Through-Silicon-Via):層間金属柱 • オンチップメモリの大容量化を実現出典：米インテル社３次元積層プロセッサ [2]Bryan Black et al “Die Stacking (3D) Architecture,” International Symposium on Microarchitecture ,2006

３次元積層キャッシュにおけるリーク消費電力削減手法(関連研究)３次元積層キャッシュにおけるリーク消費電力削減手法(関連研究) • リーク消費電力を削減することで，温度低減を達成 • キャッシュメモリの一部の電源を遮断してリーク消費電力削減 • 電源遮断ポリシー • キャッシュミス率に大きな影響を与えない範囲で，バンクの電源を遮断し，リーク消費電力を削減 • バンクごとにリーク消費電力が異なることを考慮していない性能と消費電力密度のトレードオフ [3]Guangyuet al ``Exploration of 3D Stacked L2 Cache Design for HighPerformance and Efficient Thermal Control” ISLPED’09　ポスター発表

積層L2キャッシュにおける温度上昇問題～コアからL2キャッシュへ熱の伝導～積層L2キャッシュにおける温度上昇問題～コアからL2キャッシュへ熱の伝導～ • 積層L2キャッシュは平面実装時よりも高温 • 理由：下層コアの熱が上層の積層L2キャッシュに伝送するため文献[１]の温度解析シミュレーション結果 59℃ フロアプラン 88.35℃ 88.43℃ フロアプラン上層L2キャッシュレイヤー [2]Bryan Black et al “Die Stacking (3D) Architecture,” International Symposium on Microarchitecture ,2006

プログラムによる積層L２キャッシュの温度分布変化プログラムによる積層L２キャッシュの温度分布変化 • 一般にコアの内部温度分布は実行プログラムに依存[4] FPAdd 64.3℃ 164.gzip 文献[4]における１コア平面実装ピーク温度シミュレーション結果ホットスポット IntReg 97.0℃ IntReg 82.4℃ ホットスポット 172.mgrid Icache Dcache FPAdd 95.2℃ 熱コアフロアプラン Icache Dcache 実行プログラムによってL2キャッシュのホットスポットの位置が変化し，リーク消費電力分布も変化する [4]JoonhoKong et al“On the Thermal Attack in Instruction Caches” Transactions on Dependable and Secure Computing 2009

研究目的と着眼点 • 研究目的 • ３次元積層L2キャッシュの消費エネルギー削減 • 着眼点 • バンクの電源を遮断を行った際に増加する消費エネルギーが存在(関連研究と同様) • プログラムによって異なるL2キャッシュの温度分布(関連研究と異なる)

提案手法 温度を考慮したバンクの電源遮断によるリーク消費電力削減手法 • 電源遮断順：高温バンクから電源を遮断 • 温度上昇→リーク消費電力増大 • 電源遮断数：性能に影響を与えない範囲で消費エネルギーを削減可能な遮断数を選択 • 今回は消費エネルギーモデルを元に決定詳細な稼働バンク決定法は検討中

消費エネルギーモデル • 動的消費エネルギー • (アクセス回数)×(アクセス当たりの消費エネルギー) • 静的消費エネルギー • (実行時間)×(リーク消費電力) • L2キャッシュはSRAMで構成電源遮断バンク温度により変化 L2キャッシュのリーク消費エネルギー

増加する消費エネルギーを考慮した稼働バンク数選択増加する消費エネルギーを考慮した稼働バンク数選択リーク消費電力削減: 稼働バンク数減少が与える影響 • ミス率増加による • 動的消費エネルギー増加： • 実行時間増加: 主記憶アクセス数増加のため稼働バンク数は実行プログラムによって適切に選択する必要稼働バンク数減少→キャッシュミス率増加度大稼働バンク数→ キャッシュミス率増加度小

ベンチマークプログラムを用いた有効性評価 • 目的 • 提案手法のED積削減効果の見積り評価 • ＥＤ積=(消費エネルギー)×(実行時間) • 比較対象 • 三次元積層時全Ｌ２キャッシュバンク稼働状態(従来手法) • 高温バンクから電源遮断を行う手法(提案手法) • 消費エネルギー評価対象 • L1キャッシュ，L2キャッシュ，主記憶 L2キャッシュ(ＵＣＡ) 容量：2MB,16バンク(連想度16 ) アクセス時間：11cycle 実行中のバンク切り替えは無オフチップ主記憶 DRAM アクセス時間:191cc コアモデル:Alpha21364 動作周波数:1.2Ghz マルチプログラム実行実行中はプログラムの切換無実行命令数：1億命令ベンチマーク：specCPU2000 Ｌ１キャッシュ容量：32KB, 連想度2 アクセス時間：1cycle

消費エネルギー評価方法 マルチコアシミュレータ：M5 マルチコアシミュレータ：M5 • 消費エネルギー評価 • 静的消費エネルギー • (リーク消費電力)×(実行時間) • 動的消費エネルギー • (アクセス当たりの消費エネルギー)×(アクセス回数) Cacti6.0による実験結果温度における仮定文献[4]を参考に単一プログラム実行でのピーク温度が上層バンクの温度と仮定文献[3]を参考に単一プログラム実行でのピーク温度が上層バンクの温度に対応 (1回のリフレッシュに消費するエネルギー) /(リフレッシュレート) [4]JoonhoKong et al“On the Thermal Attack in Instruction Caches” Transactions on Dependable and Secure Computing 2009

実行プログラムの選択 • プログラムの特徴によって分類 • 提案方式の影響が大きいと考えられるパラメータによって分類 • センシティビティ(稼働バンク数減→キャッシュミス率増加度) • コア内部の温度(稼働バンクのリーク消費電力) マルチプログラム実行を行った際も同じ傾向が出現と予測センシティビティセンシティビティ大温度センシティビティ小

評価結果 稼働バンク数全バンク稼働提案手法（ED積最小）１１１１８８センシティビティコア内部温度どの実行プログラム群でも稼働バンクを選択することでED積削減効果を確認

コアの内部温度における比較～局所的～ 全バンク稼働提案手法（ED積最小）１１１１８センシティビティコア内部温度稼働バンク数減少により実行時間増加小⇒ED積削減効果が大きく得られた

コアの内部温度における比較～平均的～ 全バンク稼働提案手法（ED積最小）１１１１８コア内部温度センシティビティ稼働バンク数減少により実行時間増加大⇒ED積削減効果が大きく得られなかった

センシティビティにおける比較 削減効果大全バンク稼働提案手法（ED積最小）削減効果小１１８コア内部温度センシティビティ予想ではセンシティビティ小⇒消費エネルギー削減効果大結果ではセンシティビティ大⇒消費エネルギー削減効果大

予測と評価結果が異なる理由 １コア実行時におけるセンシティビティの傾向から提案手法に適したプログラム群を予測したため • 稼働バンク数減少によるL2ミス率の増加度”小”⇒ED積削減効果”大” • 予測：1コア実行時の傾向より、センシティビティ小なプログラム群が良い傾向を　　　　示す • 評価結果：センシティビティ大なプログラム群を実行した場合，L2ミス率はバンク　　　　　　　数に依らず飽和しており，センシティビティの小さい傾向を示したマルチプログラム実行時１コア実行時

まとめ • 温度を考慮した3次元積層LSI向け低消費エネルギーL2キャッシュの提案 • 問題点：L2キャッシュにおけるリーク消費電力増加 • 注目点：バンクごとの温度の差異を考慮 • 有効性評価結果 • ED積が28%削減可能 • 今後の課題 • 過渡温度解析 • 詳細な稼働バンクの切り替え方式の考案

ご清聴ありがとうございました

Back slide

考察～センシティビティ大～ ミス率増加度小→ 動的消費エネルギー増加小ミス率増加→ 実行時間増加小ミス率増加→ 実行時間増加小 L2リーク消費エネルギー削減効果大

考察～センシティビティ小～ 動的消費エネルギーの増加度大ミス率増加度大→ 動的消費エネルギーの増加度大ミス率増加→ 実行時間増加大ミス率増加→ 実行時間増加大 L2リーク消費エネルギー削減効果小

考察～平均的～ リーク消費電力が増大しているバンクの電源を遮断したため，実行時間が増加した場合でもED積削減効果が得られた

考察～局所的に高温～ 実行時間が増加しない範囲でリーク消費電力が増大している多くのバンクの電源を遮断可能なためED積削減効果大

コアの内部温度における比較 実行時間があまり増加しない範囲で高温化しているバンクを遮断可能なためED積削減効果大

提案手法 • コアにプログラムが割り当てられた際に休止バンクを決定 • 新しく実行されるプログラムの情報 • それまで実行されていたプログラムそれぞれの情報 • 休止バンク内のライトバック対象データを主記憶へ書き戻す • バンクの電源のON,OFF 事前実行情報コアの温度分布稼働バンク数・L2ミス率電源遮断バンク L2要求容量情報バンクの温度情報 L2要求容量情報バンクの温度情報実行プログラムＡＣ事前実行情報実行プログラムＢＤ新プログラムＥ対象アーキテクチャマルチプログラム実行

提案手法の動作例 • キャッシュミス率とバンクの温度を考慮して電源遮断を行う • 設計選択肢 • 静的決定(コアに新しいプログラムが割り当てられた際に電源切り換え) • プロファイル情報によりL2キャッシュ温度、キャッシュミス率を予測 • 動的決定(プログラム実行中に電源切り換え) • 温度センサーによってL2キャッシュ温度情報を取得 • 追加ハードウェアによってキャッシュミス率を予測

静的消費エネルギーと動的消費エネルギーの割合(平均的高温)静的消費エネルギーと動的消費エネルギーの割合(平均的高温) 消費エネルギー比稼働バンク数

温度分布 平均的高温局所的高温

温度を考慮した 3 次元積層 LSI 向け 低消費 エネルギー L2 キャッシュの提案