1 / 13

数字电路与系统

数字电路与系统. 第六章、时序逻辑电路 Part 3. 第六章 @ 第五版 习题. 第五版 6.3; 6.5; 6.6; 6.7 6.33; 6.35 6.9; 6.10; 6.12; 6.11 6.16; 6.19; 6.22; 6.28; 6.29. 第六章 时序逻辑电路. §6.1 时序逻辑电路的分析方法 §6.2 时序逻辑电路的设计方法 §6.2.1 同步时序逻辑电路设计 §6.2.2 异步时序逻辑电路设计 §6.3 常用时序逻辑电路. §6.2 时序逻辑电路设计 —— 异步. 异步时序逻辑电路设计

debra-cotton
Download Presentation

数字电路与系统

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 数字电路与系统 第六章、时序逻辑电路 Part 3

  2. 第六章@第五版 习题 第五版 • 6.3; 6.5; 6.6; 6.7 • 6.33; 6.35 • 6.9; 6.10; 6.12; 6.11 • 6.16; 6.19; 6.22; 6.28; 6.29

  3. 第六章 时序逻辑电路 §6.1 时序逻辑电路的分析方法 §6.2 时序逻辑电路的设计方法 §6.2.1 同步时序逻辑电路设计 §6.2.2 异步时序逻辑电路设计 §6.3 常用时序逻辑电路

  4. §6.2 时序逻辑电路设计——异步 • 异步时序逻辑电路设计 例8. 用JK触发器设计异步五进制计数器 步骤1.逻辑抽象。 步骤2.状态化简。 步骤3.从最简的状态转换图出发，状态编码。 000 001 010 011 100 另，参见——异步计数器§6.3.1.3

  5. 本例：状态变化时必有 ，状态不变时…（可有 可无 ） 准则：在保证状态变化的时候必有触发脉冲的前提条件下，选择在状态不变的时候触发脉冲最少的，使得JK的输入条件简化。 §6.2 时序逻辑电路设计——异步 例8. （续）设：以主从型JK触发器为例 步骤4.通过时序图对状态转换进行观察；（待续…） • 事实：触发器状态只有在触发脉冲的作用下才能变化； • 如果所有的触发脉冲都可被利用，则…… 4 0 1 2 3 4 0 CP Q0 Q1 Q2 / Z

  6. 无时钟脉冲时为保持状态，驱动信号为无关项！无时钟脉冲时为保持状态，驱动信号为无关项！ Q2 Q1 Q0 cp2 cp1 cp0 Z Q2n+1 Q1n+1 Q0n+1 0 X 0 1 0 0 0 0 0 1 0 1 0 X 0 0 1 0 1 1 1 0 0 1 1 0 X 1 0 0 0 0 0 1 0 1 x x x 1 1 0 x x x 1 1 1 x x x §6.2 时序逻辑电路设计——异步 例8. （续） 步骤4.（续） 选定各触发器的触发信号源；列写状态转移表。 • 注意：触发信号的选择必须满足“准则”！ = Q2

  7. 0 0 1 0 X 1 0 X 1 0 0 1 0 X 0 §6.2 时序逻辑电路设计——异步 例8. （续） 步骤5.由卡诺图形式的状态转换表，逻辑化简得到状态方程；根据JK特性方程和状态方程，经过适当处理后得到驱动方程。 Q1 Q0 Q1 Q0 Q1 Q0 Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10 0 0 0 1 1 1 x x x x x x x x x

  8. Q1 Q0 Q1 Q0 Q1 Q0 Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10 0 0 0 1 0 0 X 1 0 X 0 1 0 0 1 1 1 1 0 x x x X x x x 0 x x x • 提示：为了使化简简便易行，这里用“流程一”，只合并“1”格；但是，不妨引进一些“流程二”的处理手段，画“鸿沟”，不越界合并，即“卡诺圈”不越过“鸿沟”。 状态方程： 驱动方程：

  9. Q0 Q1 Q2 或Z Q0 Q1 Q2 1J 1J 1J CP C1 C1 C1 1K 1K 1K §6.2 时序逻辑电路设计——异步 例8. （续） 步骤6. 根据驱动方程和输出方程，绘出电路逻辑图。 思考：异步时序逻辑电路的自启动检查…

  10. Q1 Q0 Q1 Q0 Q1 Q0 Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10 0 0 0 1 0 0 X 1 0 X 0 1 0 0 1 1 1 1 0 1 0 0 x x 0 x 0 X x x x 0 x 0 x 0 0 x 保持1 • 自启动检查 • 注意：异步时钟——没有时钟脉冲的状态保持。 101010, 110010, 111000，可以自启动。

  11. §6.2 时序逻辑电路设计——异步 • 归纳：异步时序逻辑电路设计步骤 • 逻辑抽象。 • 状态化简。 • 从最简的状态转换图出发，状态编码。 • 通过时序图对状态转换进行观察，依照“准则”，选定各触发器的触发信号源。 • 由卡诺图形式的状态转换表，逻辑化简得到状态方程；根据触发器（JK或D）特性方程和状态方程，经过适当处理后得到驱动方程。 • 根据驱动方程和输出方程，绘出电路逻辑图。

  12. <<预告>> §6.3 常用时序逻辑电路 • 计数器 • 同步计数器 • 十六进制加法/减法/可逆计数器 • 十进制加法/减法/可逆计数器 • 异步计数器 • 寄存器 • 环形计数器 和 顺序脉冲发生器 • 序列信号发生器

  13. 课程信息 • 讲师：李峭 • 新主楼 F-710 • e-Mail: liqbuaa@ee.buaa.edu.cn（可预约答疑） • 助教 • 21班：李铮 （新主F-711） • 22班：尚文轩 （同上） • 23班：杨洁 （同上） • 周三下班之前，交上一周作业

More Related