Download
1 / 29
300 likes | 662 Views
Amirkabir University of Technology Computer Engineering & Information Technology Department. الکترونیک دیجیتال منطق TTL. دکتر سعید شیری فصل پنجم کتاب AYERS. مقدمه. منطق TTL با استفاده از ترانزیستورهای دو قطبی ساخته میشود که به عنوان سوئیچ اشباع عمل میکنند.
E N D
Amirkabir University of TechnologyComputer Engineering & Information Technology Department الکترونیک دیجیتالمنطق TTL دکتر سعید شیری فصل پنجم کتاب AYERS
مقدمه • منطق TTL با استفاده از ترانزیستورهای دو قطبی ساخته میشود که به عنوان سوئیچ اشباع عمل میکنند. • تاخیر ناشی از خارج کردن سوئیچ از حالت اشباع یک عامل مهم در محدود کردن سرعت این منطق است که البته روشهائی برای غلبه بر آن ارائه شده است. • امروزه مدارات Schottky TTL بصورت گسترده ای در کاربردهائی که نیاز به ارتباط با سرعت بالا با مدارات بیرونی دارند نظیر مادربرد ها بکار میروند.
مدار سوئیچ • یک سوئیچ TTL با استفاد از یک ترانزیستور و دو مقاومت ساخته میشود. از اینرو به آن resistor–transistor logic (RTL) نیز گفته میشود. • ترانزیستور در دو وضعیت قطع و یا اشباع (روشن) عمل میکند. • یک مشکل جدی این مدار تقابل بین fan-out و مقدار swing خروجی است. • وقتی ترانزیستور در ناحیه اشباع قرار میگیرد، خروجی برابر با VOL= V CES شده و در سطح منطقی صفر خواهد بود. • وقتی ترانزیستور قطع است جریان کلکتور آن صفر بوده و خروجی برابر با ولتاژ منبع تغذیه خواهد بود.VOH= V CC • اما با اتصال خروجی به سایر گیتها (داشتن fan-out) جریانی از مقاومت عبور کرده و مقدار VOH افزایش می یابد.
تغییر خروجی در اثر fan-out • اگر خروجی یک گیت RTL به تعدادی گیت( که برای سادگی مشابه فرض میشوند) وصل شود در اثر جریان کشیدن این گیتها مقدار خروجی تحت تاثیر قرار میگیرد. • برای محاسبه اثر گیت های بار میتوان آنها را با معادل تونن خود جایگزین نمود.
تغییر خروجی در اثر fan-out • بعلت قطع بون ترانزیستور میتوان مقدار ولتاژ خروجی را از تقسیم ولتاژ بدست آورد. • بنابر این مقدار نوسان خروجی برابر خواهد بود با • مقدار VOH و به تبع آن مقدار حاشیه امنیت نویزبا افزایش N یعنی مقدار fan-out کاهش می یابد.
گیت NOR • اعمال 1 به هر یک از ورودیها باعث میشود تا ترانزیستور مربوطه به اشباع رفته و خروجی صفر شود.
گیت NAND • در مدار روبرو اگر ورودی هر سه ترانزیستور 1 باشد، همه آنها اشباع شده و خروجی به سطح منطقی صفر میرسد که برابر است با • VOL=M VCES • در این مدار با افزایش fan-in مقدار خروجی VOLخراب میشود. • مشکل دیگر مدار این است که مقدار VIHبرای ورودی های مختلف آن متفاوت است. برای ترانزیستور A مقدار آن برابر با یک گیت معمولی بوده اما برای هر ترانزیستور بعدی به مقدار VCES به آن اضافه شده و باعث خراب شدن حاشیه امنیت نویز میشود.
منطق DTL • منطق RTL از مشکل swing و نویز رنج میبرد. برای حل این مشکلات منطق DTL معرفی گردید. • وجود دیود باعث میشود تا در صورت یک بودن خروجی جریانی از خروجی گیت کشیده نشود. لذا مشکل تغییر swing در اثر fan-out از بین میرود. در مدار زیر مشکل اختلاف ورودیها در اثر fan-in نیز از بین رفته است.
منطق TTL • با اعمال تغییراتی در منطق DTL منطق دیگری با نام TTL بوجود آمد که در آن دیود های موجود در ورودی با ترانزیستور جایگزین گشته اند. برای اینکار دو دیود پشت به پشت با هم ادغام و به صورت یک ترانزیستور npn ساخته شدند. در این مدار ناحیه p دیودها با هم ادغام شده و ضمن صرفه جوئی در جا، خازن پارازیتی کمتر و در نتیجه تاخیر انتشار کمتری نیز دارد. • علاوه برآن بدلیل اینکه ترانزیستور ورودی در هنگام انتقال ورودی از یک به صفر بصورت فعال در می آید، باعث میشود تا بار موجود در بیس ترانزیستور خروجی به سرعت تخلیه شود. که در نهایت سرعت مدار را افزایش میدهد.
منطق TTL • با افزودن یک ترانزیستور امیتر فالور میتوان جریان موجود برای تغذیه ترانزیستور خروجی را افزایش داد. اینکار باعث میشود تا مقدار fan-out خروجی زیاد شود (چرا؟) • در ضمن زمانtPHLدر هنگام تغییر ورودی از صفر به یک را کاهش میدهد.
منطق TTL استاندارد • منطق استاندار یک گیت معکوس کننده TTL با افزودن دو مدار دیگر بدست می اید: • اولی یک مدار pull-up و دومی یک مدار ضدحلقه است که از دیود D0 تشکیل میشود.
منطق TTL استاندارد • افزودن مدار pull-up باعث کاهش زمان tPLH میشود. مقدار این تاخیر متناسب با RCCL است. که در آن CL خازن بار است. برای کاهش آن باید مقدار RC کاهش یابد که خود باعث افزایش جریان کلکتور و افزایش توان مصرفی گیت میشود. • در این مدار جدید برای خروجی صفر، ترانزیستور QP خاموش است و توانی مصرف نمیکند. • در هنگام تغییر خروجی از صفر به یک، QP در گرایش مستقیم قرار گرفته و و بصورت یک امیتر فالور عمل میکند. این مسیر با امپدانس پائین باعث کاهش RC شده و سبب میشود تا خروجی بسرعت از صفر به یک تغییر کند. • وجود یک دیود سری تضمین میکند که هنگام صفر بودن خروجی ترانزیستور QP خاموش خواهد بود. وقتی خروجی صفر باشد هر دو ترانزیستور QS, QO اشباع بوده و مقدار ولتاژ بیس QP برابر خواهد بود با
منطق TTL استاندارد • و مقدار ولتاژ امیتر QP برابر خواهد بود با • لذا خواهیمداشت: • این مقدار معمولا 0.1 V است لذا قطعا QP خاموش خواهد بود. • در صورتیکه دیود حذف میشد QP نمیتوانست خاموش شود. • ترانزیستور QS اصطلاحا drive splitter نامیده میشود زیرا یا Q0 و یا QP را روشن میکند و در یک زمان اجازه نمیدهد که هر دو روشن شوند.
مشخصه انتقال ولتاژ • بازای VIN=0 ترانزیستور QI در حالت اشباع قرار میگیرد و ولتاژی برای بایاس QS وجود نخواهد داشت، در نتیجه QS و متعاقب آن QO قطع خواهند بود. QP در گرایش مستقیم بوده و اگر از افت ولتاژ جزئی روی RC صرفنظر شود ولتاژخروجی برابر خواهد بود با: • با افزایش ورودی تا حدی که QS روشن شود اولین نقطه تغییر در منحنی مشخصه بوجود خواهد آمد. با فعال شدن این ترانزیستور افت ولتاژ روی RC بطرز محسوسی افزایش می یابد. که باعث میشود تا ولتاژ خروجی کاهش یابد. از این مقدار میتوان برای تعیین VIL استفاده نمود.
مشخصه انتقال ولتاژ • دومین نقطه شکست در منحنی مشخصه وقتی بوجود می آید که افزایش ورودی باعث روشن شدن QO شود. این امر وقتی اتفاق می افتد که جریان امیتر QS باعث افت ولتاژ 0.7 ولت در مقاومت RD گردد. مقادیر ورودی و خروجی مربوطه عبارتند از:
مشخصه انتقال ولتاژ • سومین نقطه شکست در منحنی مشخصه هنگامی است که افزایش ورودی باعث اشباع QS , QO گردد. اگر برای سادگی فرض کنیم که هر دو ترانزیستور همزمان اشباع میشوند، ولتاژ ورودی و خروجی مربوطه بصورت زیر خواهند بود. • در این نقطه ترانزیستور ورودی همچنان در حال اشباع است اما اگر ورودی بیشتر شود میتواند QF رادر ناحیه فعال معکوس ببرد. این مسئله خروجی را تغییر نخواهد داد و مقدار آن کماکان VCES باقی خواهد ماند.
اتلاف توان • اتلاف توان مدارات TTL عمدتا ناشی از توان DC است. برای محاسبه آن فرض میشود که ورودی در سطح منطقی 1 باشد. • بازای این ورودی QI در ناحیه فعال معکوس است و QS , QO هر دو اشباع بوده و QP قطع است. لذا توان مصرفی را میتوان بصورت زیر نوشت. • در این رابطه مقدار دقیق VIN وارد نشده است زیرا QI در ناحیه فعال معکوس قرار دارد. • مقدار VBCA معمولا با VBEA تخمین زده میشود.
اتلاف توان • برای محاسبه PH فرض میشود که ورودی به VOL که از گیت مشابهی می آید وصل شده باشد. در اینحالت اتلاف توان برابر است با: • که در آن N مقدار fan-out خروجی است که هر گیت جریانی برابر با IIH میکشد.
اتلاف توان • مقدار IIH میتوان با استفاده از شکل مقابل محاسبه نمود. • بازای ورودی یک ترانزیستور QI در ناحیه فعال معکوس است و QSو QO اشباع و QP قطع است از اینرو جریان بیس ترانزیستور ورودی برابر است با: • با استفاده از این مقدار میتوان توان اتلافی را محاسبه نمود.
اتلاف توان • اتلاف توان گیت TTL را میتوان از طریق تغییر مقیاس مقاومت ها و یا کاهش ولتاژ تغذیه کم کرد. • البته هر دو روش باعث تقابل بین سرعت و توان است. • در گیت های امروزی حاصلضرب ” توان-سرعت“ از طریق بهبود در طراحی مدار و طراحی ادوات بدست می آید.
مدارات منطقی • مدارات ساخته شده در این منطق از نوع inverting هستند. در عمل برای ساختن مدار NAND از یک ترانزیستور با چند امیتر استفاده میشود. • این ترانزیستور کار AND کردن ورودیها را انجام میدهد. زیرا با صفر شدن هر یک از آنها ترانزیستور اشباع خواهد شد. فقط در حالتیکه هر سه ورودی یک باشند ترانزیستور در ناحیه فعال معکوس قرار خواهد گرفت. • در واقع وقتی که هر یک از پیوندهای بیس امیتر در گرایش مستقیم قرار میگیرد، ناقلهای اقلیت به ناحیه بیس تزریق خواهند شد. • در عمل میتوان گیتهای تا 8 ورودی را نیز به همین روش ساخت.
مدارات منطقی • برای ساخت مدارات NOR از چند ترانزیستورو مدار splitter استفاده میشود. • اگر ورودی VA یک شود، ترانزیستور QIA در ناحیه فعال معکوس قرار گرفته و QSA اشباع میشود. در نتیجه بدون توجه به وضعیت QSB ترانزیستور Qp قطع و ترانزیستور QO اشباع خواهد شد. این امر باعث میشود تا خروجی صفر شود. • همین امر برای ورودی VB نیز رخ خواهد داد. بدین ترتیب با یک شدن هر ورودی خروجی صفر خواهد شد.
پیاده سازی تابع AND_OR_INVERT • برای پیاده سازی توابع عمومی AND-OR-INVERT از مدارات expander و تغذیه کننده خط استفاده میشود. • مدار expander شامل ترانزیستور ورودی و ترانزیستور splitter میشود. • میتوان با استفاده از مدارات آماده متشکل از اجزای فوق هر منطق دلخواهی را پیاده سازی نمود. • برای AND کردن ورودی ها از ترانزیستور ورودی استفاده میشود. • برای تابع OR از مدارات splitter موازی استفاده میشود. • ترانزیستور های خروجی نیز نقش معکوس کننده را بازی خواهند نمود.
مثال • با استفاده از مدارات • ترانزیستور ورودی • Splitter • و ترانزیستورهای خروجی • میتوان تابع زیر را پیاده سازی نمود.
پیاده سازی تابع XOR • برای ساخت XOR از دو ترانزیستور زوج QX1 و QX2 استفاده میشود. • اگر ورودی A یک و B صفر باشد، QIA در حالت فعال معکوس و QSA و QSDA در حالت اشباع قرار خواهند داشت. در نتیجه امیتر QX2 در مقدار VCES قرار میگیرد. در همین حال QIB اشباع شده اما QSB و QSDB در حالت قطع قرار میگیرند. این باعث یک شدن بیس QX2 میشود. با اشباع شدن این ترانزیستور QS و QO قطع شده و و خروجی یک میشود. • اگر هر دو ورودی صفر و یا یک باشند ولتاژ بیس- امیتر هر دو زوج ترانزیستور QX1 و QX2 صفر شده و قطع خواهند شد. تحت این شرایط QS و QO اشباع شده و خروجی صفر خواهد شد.
منطق BiCMOS • منطق CMOS دو قطبی و یا BiCMOS با استفاده از تکنولوژی Si و SiGe ساخته میشود. فرایند ساخت این منطق بسیار پیچیده است زیرا باید بتواند هر دو نوع ترانزیستور را در روی یک چیپ بسازد. • این مدارات دارای دو ویژگی مهم هستند: • از یک مدار CMOS برای تولید منطق استفاده میکنند.مدارات MOSFET دارای امپدانس ورودی بالائی بوده و جریان کمی میکشند. • از دو ترانزیستور npn در خروجی استفاده میکنند که میتوانند جریان بالائی در خروجی تولید کنند. • مدار CMOS اتلاف توان ایستای کمی دارد در حالی که مدار دوقطبی دارای کارائی بالائی برای بارهای خازنی خروجی است.
BiCMOS Inverter (when input is low) • بازای ورودی VI=0 ترانزیستورهای MN و Q2 قطع بوده و MP هدایت کرده و باعث روشن شدن Q1 میشود. این ترانزیستور بصورت pull-up عمل کرده و میتواند خروجی را تا V0(max)=VDD-VBE1(on) افزایش دهد. ( که این یک ایراد مدار است) • Q1 میتواند جریان زیادی را به بار تحویل دهد. نتیجه این خواهد بود که زمان tPLH این گیت بسیار کوتاه خواهد شد.
BiCMOS Inverter (when input is high) • بازای ورودی VI=1 ترانزیستور MP قطع بوده و ترانزیستورهای MN و Q2 روشن میشوند. ترانزیستورQ2 میتواند مقدار زیادی جریان را از خود عبور داده و خروجی را بسرعت تخلیه نماید. نتیجه این خواهد بود که زمان tPHL این گیت بسیار کوتاه خواهد شد. • خروجی این مدار تا مقدارVO(min)=VBE2(on)Q2, • کاهش خواهد یافت لذا خروجی سطح منطقی پائین بیشتر از صفر خواهد بود.
