1 / 11

第三阶段实验任务： 第 11 周～第 12 周

第三阶段实验任务： 第 11 周～第 12 周. 用中规模 IC 设计计数器 （参考 p184 ）. 任务一：设计一个计数、译码、显示电路 （ p184 设计课题 1 ）. 第三阶段实验任务： 第 11 周～第 12 周. 任务一：设计一个计数、译码、显示电路 （ p184 设计课题 1 ）. 功能要求： 1 ） K1 置数：递增置数 0 ；递减置数 8 。断开时转到计数状态。 2 ）加减控制 K2: 断开时递增，闭合时递减。 3 ）计数规律：递增： 0-1-2…-8 。递减： 8-7-6…-0 。 4 ）数码管显示计数的值

dennis-holt
Download Presentation

第三阶段实验任务： 第 11 周～第 12 周

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三阶段实验任务：第11周～第12周 用中规模IC设计计数器 （参考p184） 任务一：设计一个计数、译码、显示电路 （p184 设计课题1）

  2. 第三阶段实验任务：第11周～第12周 任务一：设计一个计数、译码、显示电路 （p184 设计课题1） 功能要求： 1）K1置数：递增置数0；递减置数8。断开时转到计数状态。 2）加减控制K2: 断开时递增，闭合时递减。 3）计数规律：递增：0-1-2…-8。递减：8-7-6…-0。 4）数码管显示计数的值 5）扩展功能：去掉K2，自动实现加减可逆计数。 计数规律是0-1-…-8-7-….0。

  3. 计数器的设计 74LS191 是双时钟加/减十进制同步计数器，其功能表为： 74LS191 引脚图 • DataD是最高位，DataA是最低位。 • RIPPLE CLOCK是加减计数进/借位反相输出端; • MAX/MIN 是加减计数进/借位同相输出端。

  4. 74LS191时序图

  5. 设计的具体要求： ① 拟定组成框图，确定方案，要求使用的器件少，成本低； ②设计并安装电路，要求布线整齐、美观，便于级联与调试； ③ 测试逻辑功能； ④ 画出逻辑电路图； ⑤ 写出设计性实验报告。 • 给定的主要器件 74LS00 2片，74LS191 2片，74LS04 2片，74LS74 2片，4511 2片，发光二极管 4只，数码显示器BS202 4只。

  6. 第二阶段选做 任务二：设计一个具有自启动功能的模8左移扭环形计数器电路 （p185 习题6.6.8 ） 功能要求： 1）要求自启动。 2）左移扭环形计数器。 3）计数规律：模8 。 4）数码管显示计数的值

  7. 4个并行数据输入端 2个控制端 s1s0 4位双向移位寄存器74HCT194 4个并行数据输出端

  8. 74194功能表 说 明 序号 清零 CR 输 入 输 出 控制信号 串行输入 并行输入 时钟CP S1 S0 左移DSL 右移DSR DI2 DI0 DI1 DI3 异步清0 1 L × × × × × × × × L × L L L 2 H L L × × × × × × × 保持 3 H H H × × 并入并出 DI0 DI1 DI2 DI3 DI0 DI1 DI2 DI3 4 H L H × × × × H × H 右移1 5 H L H × × × L × × L 右移0 6 H L × H × × H × H × 左移1 L 7 H H L × × × × L × 左移0

  9. 例 时序脉冲产生器。电路如图所示,试分析其工作原理，画出Q0--Q3波形。 解： 开始启动，信号为0，∴S1=1 此时S0=1，则194工作在“并入并出”状态，Q0-Q3=0111 & 0 1 1 1 启动信号撤除后为1，所以S1S0=01，则194工作在“右移”状态。DSR=Q3，故循环移位。因为Q0-Q3总有一个为0， ∴ S1S0一直等于01，数据不断右移。 & Q0 Q1Q2 Q3 S1 S0CR 启动 74194 1 1 CP D0D1D2D3 DSR 0 1 1 1

  10. 1110 1101 0111 Q0Q1Q2Q3 1011 绘出波形图如下： 1 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 状态转换图 由波形图可知，寄存器按固定的时序，输出低电平脉冲，所以称为时序脉冲产生器。其一个周期为四个脉冲。

  11. 设计的具体要求： ① 拟定组成框图，确定方案，要求使用的器件少，成本低； ②设计并安装电路，要求布线整齐、美观，便于级联与调试； ③ 测试逻辑功能； ④ 画出逻辑电路图； ⑤ 写出设计性实验报告。 • 给定的主要器件 74LS00 2片，74LS194 2片，74LS04 2片，4511 2片，发光二极管 4只，74LS74 2片，数码显示器BS202 4只。

More Related