1 / 59

第五章 组合逻辑电路

第五章 组合逻辑电路. 5.1 组合逻辑电路的特点. 逻辑功能的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路的以前状态无关。. 电路结构的特点：电路中不包含记忆单元；电路中不存在输出到输入的反馈连接。. X 1. Y 1. X 2. Y 2. 组合逻辑电路. X n. Y m. 5.2 组合逻辑电路的分析. 分析组合逻辑电路是为了确定已知电路的逻辑功能. 逻辑电路图. 逻辑表达式. 真值表. 电路的逻辑功能. 分析组合逻辑电路可按以下步骤进行：.

echo-hobbs
Download Presentation

第五章 组合逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第五章 组合逻辑电路

  2. 5.1 组合逻辑电路的特点 逻辑功能的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路的以前状态无关。 电路结构的特点：电路中不包含记忆单元；电路中不存在输出到输入的反馈连接。 X1 Y1 X2 Y2 组合逻辑电路 Xn Ym

  3. 5.2 组合逻辑电路的分析 分析组合逻辑电路是为了确定已知电路的逻辑功能 逻辑电路图 逻辑表达式 真值表 电路的逻辑功能

  4. 分析组合逻辑电路可按以下步骤进行： ⑴ 在逻辑电路图中每个门的输出标以不同的符号 ⑵ 逐个写出每个门输出的逻辑函数表达式。 ⑶ 进行化简。在需要时，用公式法或图形法将函数式化简成最简形式。 ⑷ 列真值表 。在需要时，将所有可能的输入变量取值组合代入化简后的表达式中计算，填入真值表。 ⑸ 根据真值表或逻辑函数式确定电路的逻辑功能。

  5. 可以对两个一位二进制数进行加法运算

  6. A = B = C

  7. 分析真值表可知，当A、B、C三个输入变量中有奇数个为 1 时，F为 1 ，否则F为 0 。

  8. 5.2 组合逻辑电路的设计 卡诺图 逻辑电路图 逻辑表达式 化简 真值表 电路的逻辑功能

  9. 组合逻辑电路设计的一般步骤： ⒈ 分析设计要求，列出逻辑函数的真值表。 （把一个逻辑问题表达成一个逻辑函数） ① 确定输入、输出变量； ② 定义逻辑状态（0、1的具体含义）； ③ 列出逻辑函数的真值表。 ⒉ 由真值表写出输出函数表达式或画出卡诺图. ⒊ 进行化简或变换。 ① 用小规模集成门电路实现时，应化为最简形式 ； ② 用中规模集成组合电路实现时，应变换为与集成器件输出函数对应的形式。 ⒋ 根据化简或变换后的函数式画出逻辑电路图.

  10. 例：三人（多数）表决电路 分析设计要求: F = f(A,B,C) 当输入A、B、C之中有两个或三个为 1 时，输出F为 1 ，否则F为 0 。

  11. BC A

  12. 组合逻辑电路中的竞争和险象 一个门的两个或两个以上的输入发生改变时，各输入信号状态改变的时刻有先有后，这种现象称为竞争。 由于所有的逻辑门都存在传输延时，传输到同一个门输入端的各个输入信号经过不同的路径，它们各自到达的时间会有先有后。 如果某个逻辑门的输入有竞争，而导致在门的输出产生了干扰脉冲（毛刺），叫做组合逻辑电路中的险象。 若竞争导致险象发生，并造成错误的结果，则这种竞争称为“临界竞争”，否则为“非临界竞争”。

  13. 5.5 常见的组合逻辑电路 5.5.1 编码器和优先编码器 将输入的每一个高、低电位信号编成一个对应的输出代码，称为编码。 实现编码功能的电路称为编码器。 1. 互斥输入的编码器 设用高电位作输入信号，在任一时刻只能有一个输入端的电位为有效电位（高电位 ）。 I0 Y0 I1 Y1 编码器 In Ym

  14. 输出为二进制代码 要分别表示 4 个输入信号，需要 2 位二进制编码 要分别表示 8 个输入信号 要分别表示 16 个输入信号

  15. I2 I3 I0 I1

  16. OEX 标志位 编码群输出 无输入信号 I0～I3都不是有效电位 有输入信号 I0是有效电位

  17. I2 I3 I0 I1

  18. 5.5 常见的组合逻辑电路 5.5.2 译码器 将每个输入代码译成对应一根输出线上的高、低电位信号，称为译码。 实现译码功能的电路称为译码器。 1. 二进制译码器 A0 Y0 A1 设用高电位作输出信号，对应每个输入代码有一个输出端的电位为有效电位（高电位 ）。 Y1 译码器 An Ym

  19. 2 位二进制代码可以译出 4 个不同的输出信号 3 位二进制代码可以译出 个不同的输出信号 4 位二进制代码可以译出 个不同的输出信号

  20. 使用译码器可以产生任意一个逻辑函数。

  21. 半导体数码管 由七个段状PN结封装而成。即发光二极管（LED）组成的数码显示器件。有a、b、c、d、e、f、g七个字段。

  22. “共阴”LED

  23. 2. 数字显示译码器 （代码转换器） 将一种代码转换成另一种代码，输入是8421BCD码，输出是七段显示码。 功能表仅适用于“共阴”LED

  24. 组合逻辑电路 （中规模集成电路）P141 74139 (2-4线） 译码器 74154 (4-16线）

  25. 74139 (2-4线）功能表 用低电位作输出信号，对应每个输入代码有一个输出端的电位为有效电位（低电位 ）。 增加了允许端S，S = 0 时，允许译码器工作； S = 1 时，译码器不能工作，输出端的电位均为无效电位（高电位） 。

  26. 0 0

  27. P145

  28. p134 多路选择器Multiplexer,MUX（数据选择器） 在地址码的控制下，从多个输入数据中选择一个送至输出端。作用相当于一个多掷开关。

  29. 4 选 1 需要 2 位地址码 8 选 1 需要 几 位地址码 16 选 1 需要 几 位地址码

  30. 组合逻辑电路 （中规模集成电路） 多路选择器 74153 (双4选1） 增加了允许端S，S = 0 时，允许多路选择器工作； S = 1 时，多路选择器不能工作，输出端的电位恒为低电位 ，输入数据无法送到输出端。

  31. A3A2 = 0 0 A3A2A1A0 = 0 0 0 0 串联使用 A3A2A1A0 = 0 1 0 0 A3A2 = 0 1 A3A2 = 1 0 A3A2A1A0 = 1 0 0 0 A3A2 = 1 1 A3A2A1A0 = 1 1 0 0

  32. 用多路选择器实现逻辑函数 随着MSI的迅速发展和应用，设计中使用MSI产品现组合逻辑函数越来越普遍。4选1多路选择器和 8选1多路选择器输出的表达式分别为：

  33. 式中，mi是由地址码A2、A1、A0组成的最小项，可以看出当Di= 1时，对应的最小项在与或表达式中出现， 当Di= 0时，对应的最小项就不出现。 将数据选择器的地址码A2、A1、A0作为函数的输入变量，适当选择D0～D7的值（0或1），则 Y 可以组成任意三变量的组合逻辑函数。

  34. 使用8选1多路选择器实现该逻辑函数。

  35. 使用4选1多路选择器实现该逻辑函数。 取函数的输入变量A、B作为数据选择器的地址码输入A1、A0，多余输入变量C要反映到数据输入D0～D3，即数据输入D0～D3应是多余输入变量C的函数。

  36. 取

  37. 5.5.4 数值比较器 1. 一位二进制数的比较

More Related