實驗及單元電路分析

實驗及單元電路分析 （四）鎖相迴路

實驗四 一、實驗目的 1.藉由實驗以增加對鎖相迴路(Phase Lock Loop，PLL) 原理及其運作特性之瞭解，並確實理解自由振盪頻率(free- running frequency)、捕獲範圍(capture range) 及鎖住範圍 (lock-in range) 之定義。 4-1

實驗四 二、原理說明 1.鎖相迴路在通訊工程領域中扮演極重要的角色，其應用相當廣泛，諸如調變、解調、倍頻、頻率合成、載波同步、位元同步等等均會用到鎖相迴路的觀念及技術。 2.鎖相迴路之系統如圖 4-1 所示，它是由相位偵測器，低通濾波器(LPF) 及壓控振盪器 (VCO) 三者所構成之迴路。經由相位偵測器及 LPF可將輸入信號Vi和 VCO 輸出信號Vo 之相位差轉成電壓，再以該電壓控制 VCO 之輸出頻率。 4-1

實驗四 當輸入信號之頻率fi與 VCO 之輸出頻率fo尚未相等時，兩者之相位差將不停地改變，使得 VCO 之輸入電壓 Ve亦隨之持續地改變，這將迫使 VCO 之輸出頻率fo不斷地改變，直到fo= fi時，由於兩者之頻率相等，所以其相位差維持固定，Ve也隨著固定，所以 VCO 之輸出頻率fo就能維持等於輸入頻率fi ，這種情形稱為 PLL 鎖住了輸入頻率。圖 4-1　鎖相迴路系統圖 4-1

實驗四 3.為了更確實地瞭解 PLL 的運作原理並解釋其各種現象，通常需藉助數學式來說明。 (1)在圖 4-2 中，乘法器被使用做為相位偵測器，其特性如下式， (4-1) 式中之KX代表其係數，VD則為其輸出之直流偏壓。 4-2

實驗四 假設輸入信號Vi及 VCO 輸出信號Vo分別如下， (4-2) (4-3) 圖 4-2　鎖相迴路結構 4-2

實驗四 則乘法器之輸出信號 VX如下 (4-4) 式中fd=(fi-fo)，d=(i-o)分別為Vi與Vo兩者頻率之差和相角之差； fs=(fi+fo)，s=(i+o)分別為Vi與Vo兩者頻率之和及相角之和。 4-3

實驗四 (2)經過 LPF 之後，電壓Ve如下 (4-5) 式中之K0，Kd，Ks分別代表 LPF 在頻率為 0，fd，fs時之增益，而θd與θs則分別是 LPF 在頻率為fd與fs時的相角。 4-3

實驗四 圖 4-3VCO 之特性 (3)假設 VCO 之特性如圖 4-3，則 (a)若|fi-fo|在 LPF 之 passband 內，而|fi+fo|在 passband 外 [ 見圖 4-4(a)]，則，由 (4-5) 式可得Ve如下 4-4

實驗四 (4-6) 式中之為頻率fd項之振幅 VE=KoVd為Ve之直流項。即 VCO 之輸入電壓Ve將在(VE-|Ad|) 和(VE+|Ad|)之間持續地變化，再由圖 4-3 可知，VCO 之輸出頻率fo將在fLL和fHH之間持續地變化，根據fi之大小可分下列兩種情況： 4-4

實驗四 a)若輸入之頻率fi在 VCO 之振盪範圍fLL~fLH內，則當 VCO 之輸出頻率 fo變化至等於fi時，兩者之差fd=(fi-fo)=0 ，此時由式 (4-6) 式可得 VCO 之輸入電壓Ve如下， (4-7) 這個固定的電壓當然固定了 VCO 之輸出頻率 fo ，亦即fo 將保持等於fi，我們稱 PLL 鎖住了輸入頻率。 b)若fi不在 VCO 之振盪範圍fLL~fLH之內，則fo將無法等於fi，所以 VCO 之輸出頻率將持續在fLL~fLH範圍內改變，這是 PLL 未鎖住的現象之一。 4-4

實驗四 (b)若 |fi-fo|在 LPF 之 passband 之外 [ 見圖 4-4(b)]，則，由 (4-5) 式可得 Ve=VE，再由圖 4-3 可知， VCO 之輸出頻率fo將固定為fo=fc而不能鎖住輸入頻率，這是 PLL 未能鎖住的另一現象，此時之 VCO 頻率fo=fc 稱為 PLL 之自由振盪頻率(free-running frequency)。圖 4-4LPF 之增益圖 4-5

實驗四 • 整理：PLL 之狀態可由兩種因素決定，一為輸入頻率fi • 與 VCO 頻率fo之差| fd |是否在 LPF 之 passband 之內， • 另一為fi是否在 VCO 頻率範圍fLL~fLH之內，茲整理如 • 下： • (a) |fi-fo|<fBW，(fBW為 LPF 之 passband 寬度 )且 • fLL<fi<fLH ，即差頻fd在 LPF 之 passband 內，而且 • fi在 VCO 的範圍內，則鎖住。fo=fi。 4-5

實驗四 (3)若fi已超出 VCO 之頻率範圍，則如同前面 3. 之 (4) 之 (b)，PLL 也將無法鎖住fi。 5.捕獲範圍(capture range)：當 PLL 尚未鎖住時，若輸入頻率fi進入某範圍內 PLL 就能將之鎖住，此頻率範圍稱為“ 捕獲範圍”。由前面 3. 之 (4) 的整理中之 (a) (c) 可知，當fi 一進入fLL~fLH之範圍時，有兩種可能狀況會發生： (1)若fBW很大，使得|fi-fo|<fBW，則由 3. 之 (4) 之 (a) 可知 PLL 馬上鎖住，那麼捕獲範圍即是fLL~fLH。 4-6

實驗四 6.鎖住範圍(lock-in range)：當 PLL 鎖住時，只要輸入頻率 fi維持在某個範圍之內，VCO 之頻率fo將能隨時保持與 fi相同，但若fi超出該範圍則 PLL 將無法保持鎖住fi，這段 PLL 能保持鎖住的頻率範圍稱為鎖住範圍。由前面 4. 的討論中可知，若fi變化很慢，則鎖住範圍就是 VCO 的頻率範圍 fLL~fLH 。但若fi變化太快而使得|fi-fo|值超過 LPF 之頻寬fBW時，即使在 fLL~fLH之範圍內也會失鎖，所以 LPF 之頻寬越小就越容易失鎖。 4-7

實驗四 7.捕獲範圍和鎖住範圍的測量：由 5. 和 6. 的說明中可知，若輸入頻率變化不快，則如圖 4-6 所示，( 捕獲範圍 ) ( 鎖住範圍 )，兩者可如下測得： (1)先將輸入頻率fi調小，使 PLL 無法鎖住。圖 4-6　捕獲範圍與鎖住範圍的關係 4-8

實驗四 (2)慢慢調大fi直到 PLL 鎖住fi即停，此時之頻率剛進入捕獲範圍，約可看成捕獲範圍的下限fCL。 (3)繼續緩慢地調大fi直到 PLL 無法鎖住fi即停，此時之頻率fi剛超出鎖住範圍，約可看成鎖住範圍的上限fLH 。 (4)慢慢調降fi直到又鎖住了即停，此時之頻率剛進入捕獲範圍，約可看成捕獲範圍的上限fCH。 (5)繼續緩慢地調降fi直到又鎖不住了即停，此時之fi剛低於鎖住範圍，約可看成鎖住範圍的下限。 4-8

實驗四 *8.最後，有關鎖住時頻率和相位差的關係說明如下： (1)當鎖住頻率等於自由振盪頻率fC時 ( 即fo=fi =fC) ，由圖 4-3 可知 VCO 的輸入電壓Ve=VE，再由 (4-7) 式可得上式中，由於鎖住時fd =(fi - fo )=0，而且一般 LPF 在頻率fd =0時的相角 θd通常為0o( 因為一般 PLL 所用的 LPF 只是一個 RC 串聯的一階 LPF) 所以因此， 4-8

實驗四 (2)當鎖住頻率大於fC時，即(fo=fi )>fC，由圖 4-3 可知 Ve>VE，再由 (4-7) 式可得所以。若則，故得，而且若鎖住頻率越大，則Ve越大，越大，負越大，越大。 4-8

實驗四 (3)當鎖住頻率小於fC時，即(fo=fi )<fC，由圖 4-3 可知 Ve<VE ，再由 (4-7) 式可得所以。若則，故得，而且若鎖住頻率越小，則越小。 (4)整理：若則鎖住頻率與相位差關係如圖 4-7 所示，相位差將隨著鎖住頻率之增減而增減。 4-9

實驗四 圖 4-7　鎖住頻率和相位差的關係【註】 ( 見 (4-6) 式)，其正、負由乘法器係數 KX和 LPF 之增益 K0決定，為配合後面的實驗電路，在此假設 Ad<0。 4-9

實驗四 三、電路說明 1.本實驗使用的鎖相迴路 IC 是 CD4046，它是顆數位型的 PLL IC。由圖 4-8 可看出它包含了 PLL 所需的壓控振盪器 (VCO) 及相位偵測器 ( 兩個 )，只需外接 LPF 及用以決定 VCO 振盪頻率範圍的電阻及電容即可完成整個電路。圖 4-8　鎖相迴路電路圖 4-10

實驗四 2.雖然 CD4046 是以數位方式運作的 PLL ( 其 VCO 輸出為方波，相位比較器是數位式的 )，並不完全符合原理說明中所說的特性，不過大致上仍適用於前述的原理，茲解釋如下： (1)VCO 輸出為頻率fo、duty cycle = 50% 之方波，若用傅立葉級數展開可看出它含有頻率為fo之弦波及其它諧波 ( 頻率為3 fo，5 fo，…之弦波 )。 4-10

實驗四 (2)互斥或閘相當於一個乘法器：圖 4-9(a) 為互斥或閘及其真值表，將它轉成電壓值則為圖 4-9(b)，它和圖 4-9(c) 有完全相同的功能。而圖 4-9(c) 就是前述原理中的乘法器，只不過它必須先將輸入電壓VA及VB的直流偏壓去除而已。所以圖 4-9(a) 的互斥或閘相當於一個 (4-1) 式之乘法器，其。 ( 註：VDD為 CD4046 之電源電壓 ) 4-11

實驗四 /2 圖 4-9　互斥或閘和乘法器的關係 4-11

實驗四 (3)最後，我們看看方波所含之諧波對 PLL 之影響：假設輸入為頻率fi之方波 ( 任意 duty cycle)，它含有頻率fi， 2 fi，3 fi， …之弦波成分，則和含有頻率fo，3fo，5fo, … 弦波成分之 VCO 輸出相乘後，會產生下列頻率之弦波： 4-11

實驗四 3.圖 4-8 電路之重要特性如下： (1)PLL in 為信號輸入端，類比或數位信號均可。 (2)VCO out 為 VCO 輸出端，其輸出為 0 V、VDD[12V]之方波，且 duty cycle ≈ 50% 。 (3)PC in 為回授之相位偵測器輸入端，使用時切記將 VCO out 回授至 PC in 才可構成鎖相迴路。 (4)自由振盪頻率fC約介於 400 kHz~1.8 MHz 之間，可由R1 調整之。R1越大則 fC越小，但需注意改變R1同也會改變鎖住範圍，如下一點所述。 4-12

實驗四 (5)鎖住範圍之下限頻率fLL由R2及C1決定， R2、 C1越大則fLL越小；鎖住範圍之上限頻率fLH可由R1調整之， R1越大則fLH越小。 (6)捕獲範圍由構成 LPF 之 R 及 C 決定，RC 越小則捕獲範圍越大。 (7)鎖住頻率(fo=fi)等於自由振盪頻率fC時，相位差約為90o。鎖住頻率越大則相位差越大，反之，鎖住頻率越小，則相位差越小。 4-12

單元四 四、特性簡介 1.PLL in 為信號輸入端，P.C. in 為相位比較器的一個輸入端；Demod. out 為 FM 解調輸出端；VCO out 為壓控振盪器之輸出端，其輸出波形為 duty cycle ≈ 50%之方波。 U4-2

單元四 2.只要將 VCO out 接至 P.C. in，本電路即形成一個鎖相迴路，其特性如下： (1)自由振盪頻率(free-running frequency) 可由R1調整之，也可由改變C1而改變之， R1C1越大則頻率越小。 (2)鎖住範圍(lock-in range) 可經由改變R2而改變之， R2越大範圍越大。 (3)捕獲範圍(capture range) 可由 LPF 之 RC 改變之，RC 越小範圍越大。 (4)在鎖住的狀況下，Demod. out 可做 FM 解調之輸出端。 U4-2

單元四 五、電路分析 1.CD4046 之主要結構如圖 U4-2，它包含了鎖相迴路所需的相位比較器及壓控振盪器 (VCO)，另外在輸入輸出端還分別附有輸入緩衝器及源極隨耦器，至於LPF 則必須外接。圖 U4-2CD4046 之方塊結構 U4-2

單元四 2.各方塊之功能分述如下： (1)壓控振盪器 VCO：CD4046 之 VCO 重要特性如下： (a)輸入阻抗很大。 (b)輸出波形為 duty cycle ≈ 50%的方波。 (c)輸出頻率 f與輸入電壓 v的關係如圖 U4-3 所示，當，f 等於中心頻率fC，而且電壓越大頻率越高。 (d)輸出頻率介於 fMIN ~ fMAX之間，fMIN由外接之R2C1決定， R2C1越大則fMIN越小， fMAX /fMIN則由R2/R1決定， R2/R1越大則fMAX /fMIN越大 ( 亦即範圍越大 )。 U4-2

單元四 圖 U4-3CD4046 之 VCO 特性圖 U4-3

單元四 (2)相位比較器 I：基本上它是個互斥或閘，其輸出方波之電壓平均值 V 與兩輸入之相位差θ的關係如圖 U4-4 所示，以下將分三種狀況詳述之。 (a) θ=90o時，狀況如圖 U4-5(a)，相位比較器輸出之方波的 duty cycle = 50% 故其電壓平均值。 (b) θ<90o時，狀況如圖 U4-5(b)，相位比較器輸出之方波的 duty cycle < 50%，故其電壓平均值。 (c) θ>90o時，狀況如圖 U4-5(c)，duty cycle > 50%，故。 U4-3

單元四 圖 U4-4　相位比較器 I 之特性 U4-4

單元四 圖 U4-5 相位比較器 I 之波形分析 U4-4

單元四 (3)相位比較器 II：它是由輸入之正邊緣控制之電路，當鎖住時，兩輸入正邊緣的相位差保持在。 (4)源極隨耦器：做為輸出緩衝器使用，由於它具有高輸入阻抗，連同 VCO 的高輸入阻抗，讓使用者在設計 LPF 時可以不必考慮負載效應的問題。 (5)LPF：這部份必須由使用者自行外接，通常使用一個一階 RC 低通濾波器即可。 U4-5

單元四 3.若將 VCO out 接至 P.C. in，則整個電路即形成一個鎖相迴路，其特性說明如下： (1)自由振盪頻率(free-running frequency)：當沒有輸入信號時 ( 即輸入電壓沒有 High、Low 的變化時 ) 由於 VCO 所輸出的方波之 duty cycle = 50%，它和輸入信號 ( 固定為 High 或 Low) 經相位比較器 I 之後，仍為 duty cycle = 50% 之方波，所以 LPF 所濾出的直流電壓 ( 參考圖 U4-6)。再由圖 U4-3 得知，時，所以當沒有輸入信號時，其自由振盪頻率即是 VCO 的中心頻率 fc( 註 )。【註】當使用相位比較器 II 時，自由振盪頻率為 VCO 之 fMIN，而它是由R2C1所決定。 U4-5

單元四 圖 U4-6　分析 CD4046 之自由振盪頻率 U4-6

單元四 (2)鎖住範圍(locking range)：通常鎖相迴路的鎖住範圍即是 VCO 之頻率範圍fMIN ~ fMAX，由 2. 之 (1) 之 (d) 的介紹中可知 fMIN由R2C1決定，而fMAX /fMIN則由R2/R1決定。 (3)捕獲範圍(capture range) 可由 LPF 之 RC 改變之，RC 越小則範圍越大。 U4-6

單元四 (4)在鎖住的狀態下，PLL in 可做 FM 解調之輸入端，而 Demod. out 則做為 FM 解調之輸出端：由於鎖住時，VCO 之頻率能追隨輸入頻率的變化，這意味著 VCO 的輸入電壓會隨著輸入頻率而變化，又因為 Demod. out 之電壓約等於 VCO 的輸入電壓 ( 因為 source follower 的輸出輸入 )，所以 Demod.out 之電壓會隨著輸入頻率而變化，很適合做為 FM 之解調電路。 U4-6

實 驗 及 單 元 電 路 分 析