160 likes | 374 Views
הצגת אפיון הפרוייקט. שם הפרויקט : כרטיס דגימה,עיבוד ושחזור. מגישים : לוי אברהם. בריגר מיכאל. מנחים : מר חייס אריה. מר איצקוביץ מיכאל. מנחה מטעם רפא”ל: מר הבר דב. הצגת אפיון הפרוייקט. שם הפרויקט : כרטיס דגימה,עיבוד ושחזור.
E N D
הצגת אפיון הפרוייקט שם הפרויקט : כרטיס דגימה,עיבוד ושחזור. מגישים :לוי אברהם. בריגר מיכאל. מנחים : מרחייס אריה. מר איצקוביץ מיכאל. מנחה מטעם רפא”ל: מר הבר דב.
הצגת אפיון הפרוייקט שם הפרויקט : כרטיס דגימה,עיבוד ושחזור. מגישים :לוי אברהם. בריגר מיכאל. מנחים : מרחייס אריה. מר איצקוביץ מיכאל. מנחה מטעם רפא”ל: מר הבר דב.
הצגת אפיון הפרוייקט שם הפרויקט : כרטיס דגימה,עיבוד ושחזור. מגישים :לוי אברהם. בריגר מיכאל. מנחים : מרחייס אריה. מר איצקוביץ מיכאל. מנחה מטעם רפא”ל: מר הבר דב.
מטרות הפרויקט: • דגימהשל אותות אנלוגיים והמרתם לאותות ספרתיים. • עיבוד ושמירת המידע הספרתי הנדגם. • המרת האותות הספרתיים המעובדים לאנלוגיים . • עבודהתדר גבוה (150MHz). :תכנון ובניית כרטיס בעל היכולות הבאות
תיאור הכרטיס: כרטיס זה מהווה מכלול DRFM ל- 4 ערוצים. • המימוש יתבצע על גבי PCBרב שכבות. • הכרטיס דוגם אותות בכניסה באמצעות רכיבי ADC. • הכרטיס אוגר את המידע בזיכרון ייעודי לכל ערוץ. • הכרטיס מבצע עיבוד של המידע. • הכרטיס משחזר את האותות באמצעות רכיבי DAC.
סכימת בלוקים - פירוט: • :IF Input Block מכיל 4 רכיביADC העובדים בתדר 150MHz ברזולוציה של8bit .
סכימת בלוקים - פירוט: • Processing Block: בלוק זה יאפשר את אופני העבודה הבאים : 1. שמירת המידע. 2. עיבוד המידע.
סכמת בלוקים - פירוט : Processing Blockהמשך : שמירת מידע : יכולת הקלטה של עד 1uSecמארבעת הערוצים. זכרון נדרש : 150 (samples)x 8 (bit) x 4 (channel) = 4800 bit . עיבוד המידע : שלושה אופני עבודה - שידור ראש-זנב - מציאת המחזור ושידור האות המחזורי. שידור בגלגול - שידור ללא הפסקה של המידע בזיכרון. שידור בזמן אמת - העברת הכניסה למוצא.
סכימת בלוקים - פירוט: • : IF Output Block מכיל 4 רכיבי DAC העובדים בתדר 150MHz
סכימת בלוקים - פירוט: Control Block: בלוק שיאפשר בקרות של העברת המידע : • שליטה. • תזמון. • השהיות.
הכרטיס כניסות/יציאות : • הכרטיס יקבל אות שעון חיצוני של150MHzלהזנת הרכיבים הסינכרוניים בכרטיס. • כניסה נוספת לכרטיס תאפשר את טעינת קודה-VHDLלרכיב ה-FPGA. • מחבר Pin I/O32המאפשר גישה חיצונית לכרטיס.
מתחי אספקה : הכרטיס יוזן מספקים חיצוניים יציבים: • 3.3Volt. • 5Volt.
לוח זמנים עד מצגת אמצע : 6.11.01:הגשת דו"ח אפיון פרויקט לצוות המעבדה . 28.11.01- 7.11.01 :לימוד – RENOIR ,ModelSim, Spectrum ו- FoundationשלXilnX לטובת החומרה המתוכנתת. Mentor DA לתכנון המעגל המודפס . 15.11.01 – 28.11.01 :כתיבתבדיקתהיתכנות ב – VHDL לבחירת רכיב ה- FPGA. הגדרת 4 היחידות בכרטיס – חיפוש אחר רכיבים מתאימים,קטלוג והוצאה לרכש.
לוח זמנים עד מצגת אמצע: 14.12.01 – 28.11.01 : התחלת שרטוט הכרטיס , בחירת רכיבים , קטלוג והזמנה.