1 / 40

บทที่ 7

บทที่ 7. วงจรซีเควนเชียล : ฟลิปฟลอบและวงจรนับ. เนื้อหา. เกริ่นนำ วงจรแลทช์ Edge-Triggered Flip-Flops (ET-FFs) คุณลักษณะการทำงานของฟลิปฟลอบ การะประยุกต์ใช้งานฟลิปฟลอป วงจร ONE-SHOTS วงจรกำหนดฐานเวลา 555 บทสรุป. เกริ่นนำ. วงจรดิจิตอลสามารถแยกออกได้เป็นสองวงจรคือ :-.

flavio
Download Presentation

บทที่ 7

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. บทที่ 7 วงจรซีเควนเชียล: ฟลิปฟลอบและวงจรนับ 241-208 CH7

  2. เนื้อหา • เกริ่นนำ • วงจรแลทช์ • Edge-Triggered Flip-Flops (ET-FFs) • คุณลักษณะการทำงานของฟลิปฟลอบ • การะประยุกต์ใช้งานฟลิปฟลอป • วงจร ONE-SHOTS • วงจรกำหนดฐานเวลา 555 • บทสรุป 241-208 CH7

  3. เกริ่นนำ วงจรดิจิตอลสามารถแยกออกได้เป็นสองวงจรคือ:- เอาต์พุตอาจขึ้นอยู่กับอินพุต และเอาต์พุตในอดีต เอาต์พุตวงจรขึ้นอยู่กับอินพุต ณ เวลาปัจจุบัน 241-208 CH7

  4. เกริ่นนำ (ต่อ) วงจรซิงโครนัสและวงจรอะซิงโครนัส • ทุกๆสถานะการทำงานในวงจรจะ • เกิดขึ้นพร้อมกันด้วยสัญญาณ • นาฬิกา • ผลลัพธ์ของวงจรจะเปลี่ยนแปลง • พร้อมกัน • ทุกสถานะการทำงานในวงจรจะไม่ขึ้นกับ • สัญญาณนาฬิกา • ผลลัพธ์ของวงจรอาจไม่เปลี่ยนแปลง • พร้อมกัน 241-208 CH7

  5. S Q Q R 7.1 วงจรแลทช์ • วงจรแลทช์เป็นอุปกรณ์เก็บข้อมูลชั่วคราวที่สามารถเก็บข้อมูลได้สองสถานะอาจพิจารณาได้ว่าเป็นหน่วยความจำแบบหนึ่ง • วงจรแลทช์แบบ S-R (Set-Reset) เป็นวงจรที่พื้นฐานที่สุดซึ่งสามารถสังเคราะห์ได้จากเกท NOR และ NAND ดังรูป R Q Q S NOR Active-HIGH Latch NAND Active-LOW Latch 241-208 CH7

  6. R R Q Q S S Q Q 7.1 วงจรแลทช์ (แบบ S-R) วงจรแลทช์แบบ S-R ที่ ACTIVE HIGH จะคงสถานะเดิมไว้หากอินพุตของ วงจรทั้งคู่เป็นลอจิก LOW 0 0 1 แลทช์ถูกรีเซ็ทก่อนหน้า สมมุติให้ แลทช์ถูกรีเซท (Q = 0) ณ สถานะก่อนหน้าเราเซ็ตแลทช์ โดยป้อน ลอจิก HIGH ที่ขา S และ LOW ที่ขา R 0 1 0 0 1 0 Latch initially SET ในการรีเซ็ทแลทช์ จะป้อนลอจิก LOW ที่ขา S และ HIGH ที่ขา R 0 1 0 241-208 CH7

  7. S R S Q Q R 7.1 วงจรแลทช์ (แบบ S-R) กรณี แลทช์แบบ active-LOW วงจรแลทช์นี้จะคงสถานะเดิม (latch) เมื่ออินพุตทั้งคู่เป็น HIGH. 1 0 1 Q กรณี เซ็ท ??? Latch initially RESET 0 1 1 1 0 1 Q กรณี รีเซ็ท Latch initially SET 0 1 1 241-208 CH7

  8. Q 7.1 วงจรแลทช์ (แบบ Enable) วงจรแลทช์แบบนี้เรียก gated latch จะมีขาอินพุตชื่อ ENABLE ซึ่งวงจรจะทำงานต่อเมื่อป้อนอินพุตให้ขานี้ ACTIVE S Q EN วาดเอาต์พุตQ Example R Solution S R EN Q 241-208 CH7

  9. Q Q 7.1 วงจรแลทช์ (D) วงจรแลทช์แบบ D คือรูปแบบหนึ่งของวงจร S-R โดยสามารถสร้างจากวงจรแลทช์แบบ S-R ได้โดยยุบรวมขาอินพุตของแลทช์แบบ S-R เป็นขา D ดังรูป D Q D Q EN EN กฎการทำงานง่ายๆของวงจรแลทช์แบบ D คือ : เอาต์พุต Qจะตาม Dเมื่อป้อนขา Enable ให้ Active 241-208 CH7

  10. 7.1 วงจรแลทช์ (D) ตารางความจริงของวงจรแลทช์แบบ D 241-208 CH7

  11. Q สังเกตสัญญาณที่ขา EN 7.1 วงจรแลทช์(ตัวอย่าง) Q D EN จงหาเอาต์พุตQของวงจรแลทช์แบบDหากสัญญาณอินพุตคือ 241-208 CH7

  12. 7.2 วงจรฟลิปฟลอป (แบบEdge-Triggered) ชนิดวงจร: อุปกรณ์ซิงโครนัสแบบ bistable Q:ความหมายของ bistable A: วงจรจะคงค่าลอจิกใดลอจิกหนึ่งค้างไว้ จนกว่าจะได้รับอินพุตลอจิก จึงจะทำให้วงจรเปลี่ยนสถานะ 241-208 CH7

  13. 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) • คุณสมบัติ: • อุปกรณ์เก็บข้อมูลแบบ 1 บิต • อุปกรณ์ FF มีเอาต์พุตสองขาที่บิตตรงข้ามกัน (Q, Q) • มี FF สามชนิดคือ R-S, D และ J-K • มีการเปลี่ยนสถานะตามขอบการเปลี่ยนแปลงของสัญญาณนาฬิกา (ขอบขาขึ้นหรือขอบขาลง) 241-208 CH7

  14. 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) รูปแบบการเปลี่ยนแปลงตามขอบขาขึ้น (positive edge triggered) หรือขอบขาลง (negative edge-triggered) จุดสังเกต 241-208 CH7

  15. Q 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) Q • ใช้งานหลากหลายได้มากกว่า FFs ตัวอื่น. • มีอินพุต (J and K)และเอาต์พุตสองขา J CLK K สัญลักษณ์ของ Positive ET-J-K FF โครงสร้างแบบลดรูปของ J-K FF 241-208 CH7

  16. Q 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) Q J CLK K ตารางความจริงของPositive ET-J-K FF คิดอย่างไร ?? 241-208 CH7

  17. 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) ตัวอย่างที่ช่วยทดสอบความเข้าใจ พิจารณาเฉพาะตรงช่วงขอบขาขึ้น 241-208 CH7

  18. 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) ตัวอย่างเพิ่มเติม !! Set Toggle Set Latch CLK J K Q 241-208 CH7

  19. Q 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) ขาอินพุตควบคุมการำทงานแบบอะซิงโครนัสได้แก่ PresetและClear PRE Q J CLK K CLR 241-208 CH7

  20. PRE Q CLR 7.2 วงจรฟลิปฟลอป(แบบEdge-Triggered) ทดสอบความเข้าใจ ? Latch Set Toggle Set Reset Toggle PRE CLK Q J J K Set CLK Reset K Q CLR 241-208 CH7

  21. 7.3 คุณลักษณะการทำงานของวงจรฟลิปฟลอป เวลาหน่วง(Propagation delay time)แล้วแต่ว่าจะระบุเป็นช่วงขอบขาขึ้นหรือลงจะนิยามโดยวัดจากค่า 50% ของสัญญาณนาฬิกาไปจรดค่า 50% ของเอาต์พุต 50% point on triggering edge CLK CLK 50% point 50% point on HIGH-to- LOW transition of Q Q Q 50% point on LOW-to-HIGH transition of Q tPLH tPHL 241-208 CH7

  22. 7.3 คุณลักษณะการทำงานของวงจรฟลิปฟลอป(ต่อ) ค่าเวลาหน่วงนิยามอื่นนอกเหนือจากที่กล่าวคือ เวลาหน่วงแบบอะซิงโครนัสกรณีไอซีตระกูล 74AHC จะมีเวลาหน่วงประมาณ 5 นาโนวินาที 50% point CLR 50% point PRE Q 50% point Q 50% point tPHL tPLH 241-208 CH7

  23. 7.3 คุณลักษณะการทำงานของวงจรฟลิปฟลอป (ต่อ) D เวลาเซ็ทอัพคือค่าเวลาที่น้อยที่สุดที่จะมีลอจิก HIGH ก่อนสัญญาณนาฬิกา CLK Set-up time, ts เวลาโฮลด์คือค่าเวลาต่ำสุดที่ยังคงสถานะลอจิก HIGH หลังจากมีสัญญาณนาฬิกา D CLK Hold time, tH 241-208 CH7

  24. 7.3 คุณลักษณะการทำงานของวงจรฟลิปฟลอป (ต่อ) • คุณสมบัติอื่นๆได้แก่ • ความถี่สัญญาณนาฬิกาสูงสุด • ความกว้างพัลส์ • กำลังไฟที่ใช้ • ผลคูณกำลังไฟและความเร็ว 241-208 CH7

  25. 7.4 การประยุกต์ใช้งาน FF • วงจรเก็บข้อมูลแบบขนาน • วงจรหารความถี่ • วงจรนับ(อธิบายภายหลัง) 241-208 CH7

  26. Q 7.4 การประยุกต์ใช้งาน FF (ต่อ) Output lines วงจรเก็บข้อมูล Q0 ข้อมูลถูกเก็บไว้จนกระทั่งมีสัญญาณนาฬิการอบต่อไป Q1 PRE Q J Q2 Parallel data input lines CLK Q3 K Clock CLR Clear 241-208 CH7

  27. 7.4 การประยุกต์ใช้งาน FF (ต่อ) สำหรับวงจรหารความถี่จะใช้การต่อ FF ในโหมด TOGGLE ซึ่งจะทำให้ได้วงจรหาร 2. HIGH HIGH การต่อ FF 1 ตัวจะสามาถหารความถี่ได้ 2 เท่า ถ้าต่อ 2 ตัวจะหารความถี่ได้ 4 เท่า ข้อดีของการหาความถี่แบบนี้คือ เอาท์พุทวงจรจะมีค่าduty cycle50%. QA QB fout J J fin CLK CLK K K fin รูปคลื่น fout 241-208 CH7

  28. 7.5 One-Shots วงจรนี้หรือเรียกว่าโมโนสเตเบิลเป็นอุปกรณ์เสถียรสถานะเดียววงจรจะทำงานในสถานะที่ไม่เสถียรเมื่อมีการกระตุ้นช่วงค่าเวลาค่าหนึ่งหลังจากนั้นจะกลับสู่สภาวะเสถียร 241-208 CH7

  29. Q 7.5 One-Shots (ต่อ.) +V ค่าความยาวของช่วงเวลาที่ไม่เสถียร (tW) จะกำหนดจากวงจร RC ภายนอก REXT CEXT Q CX RX/CX Trigger Trigger Q tW 241-208 CH7

  30. 7.6 วงจรกำหนดฐานเวลา 555 ไอซีและสัญลักษณ์ 241-208 CH7

  31. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) การต่อไอซี 555 timer เพื่อทำงานเป็นวงจร one-shot ความกว้างพัลส์ขึ้นอยู่กับR1C1ตามสมการประมาณtW = 1.1R1C1. R1 RESET VCC DISCH สัญญาณกระตุ้นจากภายนอกเป็นพัลส์ลบ THRES OUT tW = 1.1R1C1 TRIG CONT GND C1 241-208 CH7

  32. 7.6 วงจรกำหนดฐานเวลา555 timer (ต่อ) อธิบาย การทำงานของวงจร 555 เป็น oneshot ก่อนถูกกระตุ้น 241-208 CH7

  33. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) อธิบาย การทำงานของวงจร 555 เป็น oneshot เมื่อกระตุ้น 241-208 CH7

  34. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) อธิบาย การทำงานของวงจร 555 เป็น oneshot ครบช่วงรอบการทำงาน 241-208 CH7

  35. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) การต่อวงจรไอซี 555 เพื่อใช้งานเป็นวงจรแบบไร้เสถียรภาพ(ออสซิลเลเตอร์) 241-208 CH7

  36. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) การใช้งานไอซีเป็นวงจรออสซิลเลเตอร์ ค่า C1อัดประจุผ่านR1R2และคายประจุผ่านเฉพาะR2ความถี่ของสัญญาณเอาต์พุทกำหนดจาก: +VCC R1 RESET VCC DISCH R2 THRES OUT TRIG CONT C1 GND 241-208 CH7

  37. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) อธิบายการทำงาน 241-208 CH7

  38. 7.6 วงจรกำหนดฐานเวลา 555 (ต่อ) ผังกราฟสำหรับการออกแบบเพื่อทำงานเป็นวงจรออสซิลเลเตอร์ +VCC R1 RESET VCC DISCH C1 (mF) R2 THRES OUT TRIG CONT C1 GND f (Hz) 241-208 CH7

  39. 7.7 สรุป • วงจรแลทช์: วงจรแบบไบสเตเบิลเก็บข้อมูล 1 บิตได้. • วงจรไบสเตเบิล: เป็นวงจรที่มีสถานะเสถียรสองสถานะ วงจรเหล่านี้ได้แก่ แลทช์และฟลิปฟลอป • J-K Flip-flop: ฟลิปฟลอปที่มีโหมดการทำงานคือ เซ็ท รีเซ็ท ไม่เปลี่ยนแปลง และ ท็อกเกิล 241-208 CH7

  40. 7.7 สรุป (ต่อ) • ใช้งานอุปกรณ์ฟลิปฟลอปเช่น วงจรหารความถี่ เก็บข้อมูล และวงจรนับ • วงจรซีเควนเชียลแบบอื่นได้แก่ วงจรไร้เสถียรและเสถียรสถานะเดียว 241-208 CH7

More Related