1 / 103

4.1 组合逻辑电路的分析与设计

第四章 组合逻辑电路. 4.1 组合逻辑电路的分析与设计. 4.2 常用组合逻辑电路. 4.3 组合逻辑电路的竞争与冒险. 4.1 组合电路的分析和设计. 4.1.1 组合电路的特点. 4.1.2 组合逻辑电路的分析. 4.1.3 组合逻辑电路的设计. I 0. Y 0. 组合逻辑 电路. I 1. Y 1. I n -1. Y m -1. 4.1.1 组合电路的特点. = F 0 （ I 0 、 I 1 …, I n - 1 ）. = F 1 （ I 0 、 I 1 …, I n - 1 ）.

freya-bullock
Download Presentation

4.1 组合逻辑电路的分析与设计

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第四章 组合逻辑电路 4.1 组合逻辑电路的分析与设计 4.2 常用组合逻辑电路 4.3 组合逻辑电路的竞争与冒险

  2. 4.1 组合电路的分析和设计 4.1.1 组合电路的特点 4.1.2 组合逻辑电路的分析 4.1.3 组合逻辑电路的设计

  3. I0 Y0 组合逻辑 电路 I1 Y1 In-1 Ym-1 4.1.1 组合电路的特点 = F0（I0、I1…, In - 1） = F1（I0、I1…, In - 1） = F1（I0、I1…, In - 1） 一、逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。 二、电路结构特点 (1) 输出、输入之间没有反馈延迟电路 (2) 不包含记忆性元件(触发器)，仅由门电路构成

  4. 三、组合电路逻辑功能表示方法 真值表，卡诺图，逻辑表达式，波形图, 逻辑电路 四、组合电路分类 1. 按逻辑功能不同： 加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器 2. 按开关元件不同： CMOS TTL 3. 按集成度不同： SSI MSI LSI VLSI

  5. 4. 1. 2 组合逻辑电路的分析 确定 已知逻辑电路 逻辑功能 一、分析步骤 逻辑图 真值表 说明功能 逻辑表达式 化简

  6. . . A A B Y2 & . & A Y1 . & . Y B & Y3 . . . B A B A B . . . Y = Y2 Y3 = A AB B AB 二、 设计举例 例 1：分析下图的逻辑功能 (1) 写出逻辑表达式

  7. . . . Y = A AB B AB . . = A AB +B AB . . = A AB +B AB . . = A (A+B) +B (A+B) = AB +AB (2) 化简 反演律 反演律

  8. Y= AB +AB =A B A B Y 0 0 0 =1 1 1 0 A Y 0 1 1 B 1 1 0 逻辑符号 (4) 分析逻辑功能 输入相同输出为“0”，输入相异输出为“1”， 称为“异或”逻辑关系。这种电路称“异或”门。 (3) 真值表 逻辑式

  9. . A B A & A . B B & 1 & Y 1 A•B . Y = AB AB = AB +AB 例 2：分析下图的逻辑功能 . 化简 (1) 写出逻辑式

  10. Y= AB +AB =A B =A B A B Y 0 0 1 A =1 1 0 0 Y B 0 0 1 1 1 1 逻辑符号 (2) 列逻辑状态表 逻辑式 (3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。

  11. A B C A B C Y Y & ≥1 0 0 0 A 1 0 1 0 0 & B 0 0 1 0 0 1 0 1 C 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 例 3：分析图中所示电路的逻辑功能 真值表 表达式 功能 判断输入信号极性是否相同的电路

  12. 设计 根据逻辑功能要求 逻辑电路 4. 1. 3 组合逻辑电路的设计 一、设计步骤 (1) 由逻辑要求，列出真值表 (2) 由真值表写出逻辑表达式 门电路 ｛ 译码器 (3)化简和变换逻辑表达式 PLD (4) 画出逻辑图

  13. 二、 设计举例 例1.设计一个三人多数表决电路，每人有一个电键,如果赞成,就按电键,表示1,如果不赞成,不按电键,表示0,表决结果用指示灯来表示,如果多数赞成,则指示灯亮,否则,指示灯不亮。 1. 真值表 输入 A、B、C， 输出 Y （1）设定变量： （2）状态赋值： A、B、C = 0 表示不赞成 A、B、C = 1 表示赞成 Y = 0 表示指示灯不亮 Y = 1 表示指示灯亮

  14. B C A Y 2. 写输出表达式并化简 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 最简与或式 最简与非-与非式 1 0 1 1 1 1 0 1 1 1 1 1

  15. & & ≥1 & 3. 画逻辑图 — 用与门和或门实现 — 用与非门实现 A B Y & C

  16. 例2. 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。 1.真值表 列真值表 输入变量： R（红） Y（黄） G（绿） 1 -- 亮 R Y G Z 0 -- 灭 0 0 0 1 1 -- 有 0 0 1 0 输出变量： Z（有无故障） 0 1 0 0 0 -- 无 0 1 1 1 YG 2. 卡诺图化简 00 01 11 10 1 0 0 0 R 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1

  17. R & 1 & Y 1 Z ≥1 & G 1 & 3. 画逻辑图

  18. 4.2 常用组合逻辑电路 4.2.1 算术运算电路 4.2.2 编码器 4.2.3 译码器 4.2.4 数据选择器 4.2.5 数据分配器 4.2.6 数据比较器

  19. 4.2.1 算术运算电路 半加器 全加器 加法器(多位) 一、半加器 两个1 位二进制数相加不考虑低位进位。 Ai+Bi = Si(和)  Ci (进位) 函数式 真 值 表 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

  20. Ai =1 Si Bi & Ci Ci Si Ci Si HA CO Σ Ai Bi Ai Bi 半加器（Half Adder） 函 数 式 逻 辑 图 曾 用 符 号 国 标 符 号

  21. A B Ci-1 A B Ci-1 Si Ci Si Ci 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 二、全加器（Full Adder） 两个1 位二进制数相加，考虑低位进位。 --- A 1 0 1 1 Ai + Bi+ Ci -1 ( 低位进位 ) = Si( 和 ) Ci( 向高位进位 ) --- B 1 1 1 0 --- 低位进位 + 1 1 1 0 0 高位进位← --- S 1 1 0 0 1 真 值 表 1 0 0 0 0 1 1 0 0 1 1 0 1 1 0 1 标准 与或式

  22. Si Ci 全加器 BC BC 卡诺图 00 01 11 10 00 01 11 10 A A 1 1 1 0 0 1 1 1 1 1 1 1 最简与或式 圈“ 1” 圈“ 0”

  23. Si Ci Si Ci FA ≥1 ≥1 Bi Ci-1 Ai & & & & & & & Si Ci CO Σ 1 1 1 CI Ai Bi Ci-1 Bi Ci-1 Ai 逻辑图 曾用符号 (a) 用与门、或门和非门实现 国标符号

  24. Ci Si ≥1 ≥1 & & 1 1 1 Ai Bi Ci-1 (b) 用与或非门和非门实现

  25. (c) 用异或门实现

  26. C3 S3 C2 S2 C1 S1 C0 S0 CO CO CO CO S S S S CI CI CI CI A3 B3 A2 B2 A1 B1 A0 B0 C0-1 三、加法器 实现多位二进制数相加的电路 1. 4 位串行进位加法器 电路简单，连接方便 1 0 1 1 特点： +1 1 1 0 速度慢

  27. 2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生。 … 特点 优点：速度快 缺点：电路比较复杂

  28. C3 超前进位电路 A3 S3 Σ B3 CI A2 S2 Σ B2 CI A1 S1 Σ B1 CI A0 S0 B0 Σ CI C0-1 CMOS：CC4008 集成芯片 TTL：74283 74LS283 逻辑结构示意图

  29. 信息输入 二进制代码 I1 Y1 编 码 器 I2 Y2 In Ym 编 码 器 框 图 4. 2 .2 编码器 编码： 用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物） 普通编码器 二进制编码器 分类： 或 优先编码器 二—十进制编码器

  30. I0 Y2 I1 I2 3 位 二进制 编码器 Y1 I3 I4 I5 Y0 I6 I7 一、普通编码器 1.二进制编码器 编码表 用 n位二进制代码对 N = 2n个信号进行编码的电路 输 出 3 位二进制编码器(8 线- 3 线) 输 入 Y2Y1Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 输 出 输 入 0 0 1 0 1 0 0 11 1 0 0 I0  I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。 1 0 1 11 0 111

  31. Y0Y1Y2 ≥1 ≥1 ≥1 I1I0 I7I6I5I4 I3I2 Y2 = I4+I5+I6 +I7 编码表 函数式 输 出 Y1= I2+I3+I6+I7 输 入 Y2Y1Y0 Y0 = I1+I3+I5+I7 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 — 用或门实现 逻辑图 0 1 0 0 11 1 0 0 1 0 1 11 0 111

  32. Y0Y1Y2 & & & 函数式 逻辑图 — 用与非门实现

  33. I0 I2 I4 I6 I8 I1 I3 I5 I7 I9 Y0 Y1 Y2 Y3 二-十进制 编码器 2.二-十进制编码器 用 4 位二进制代码对 0 ~ 9十个信号进行编码的电路 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。 其它常用二-十进制编码 余 3 码 2421 码 5211 码 余 3 循环码 循环码

  34. 8421BCD码编码表 输 出 输 入 Y3 Y2 Y1 Y0 0 (I0) 0 0 0 0 1 (I1) 0 0 0 1 2 (I2) 0 0 1 0 0 3 (I3) 0 1 1 4 (I4) 1 0 0 0 0 5 (I5) 1 0 1 1 1 0 6 (I6) 0 0 7 (I7) 1 1 1 8 (I8) 1 0 0 0 9 (I9) 1 0 0 1 8421 BCD 编码器 写出逻辑式

  35. . . = I4 +I6 I5 +I7 = I2 +I6 I3 +I7 Y3 = I8+I9 Y2 = I4 +I5 +I6 +I7 Y1 = I2 +I3 +I6 +I7 Y0 = I1 +I3 +I5 +I7 +I9 . . = I1+I9 I3 +I7 I5 +I7 化成“或非”门和“与非”门

  36. Y1 Y0 Y3 Y2 0 0 0 1 & & 1 & 1 1 0 1 1 1 > 1 > 1 > 1 > 1 > 1 > 1 I9 I8 I7 I6 I5 I4 I3 I2 I1 0 0 0 0 0 1 0 0 0 画出逻辑图

  37. 二、优先编码器 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。

  38. 函数式 1. 3 位二进制优先编码器 优先顺序：I7  I0 编码表

  39. Y0 Y2 Y1 1 1 1 ≥1 ≥1 ≥1 & & 1 1 1 1 I4 I7 I6 I5 I3 I2 I1 I0 1 1 1 1 1 1 1 1 逻 辑 图 输入 输出 为原 变量 输入 输出 为反 变量

  40. 编码表

  41. 2.集成优先编码器74LS148 (二进制) 74LS148 ： ～ 8个信号输入端 优先顺序  输入低电平有效 输入使能端 低电平有效 3个二进制码输出端 输出使能端 优先编码工作状态标志端

  42. 优先编码器74LS148功能表 输 出 输 入 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 × × × × × × × 0 0 0 0 0 1 0 × × × × × × 0 1 0 0 1 0 1 0 × × × × × 0 1 1 0 1 0 0 1 0 × × × × 0 1 1 1 0 1 1 0 1 0 × × × 0 1 1 1 1 1 0 0 0 1 0 × × 0 1 1 1 1 1 1 0 1 0 1 0 × 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1

  43. YS YES Y0 Y1 Y2 & ≥1 ≥1 ≥1 & & & & & & & & & & & & 1 16 VCC I4 YS 2 15 I5 3 14 YES I6 1 1 1 1 4 13 I7 I3 74148 1 1 1 1 1 1 1 1 5 12 I2 ST Y1 6 11 I1 Y2 7 10 I0 GND 8 9 Y0 I0 I1 I2 I3 I4 I5 I6 I7 ST & 优先编码器74LS148电路及引脚

  44. 0 0 0 0 0 0 0 0 1 1 1 1 1 工作 禁止 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

  45. 0 0 0 1 0 0 0 1 1 1 1 1 1 工作 禁止 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

  46. 0 0 1 0 0 0 1 0 1 1 1 1 1 工作 禁止 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1

  47. 0 1 1 1 0 1 1 1 1 1 1 1 1 工作 禁止 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

  48. 1 0 0 0 1 1 1 1 0 0 0 0 0 禁止 工作 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

  49. 输 入 (低电平有效) 输 出(8421反码) Y3 Y1 Y0 I9 I8 I7 I6 I5 I4 I3 I2 I1 Y2 1 1 1 1 1 1 1 1 1 1 1 1 1 0    0 1 1 0 1 0   0 1 1 1 1 1 0   1 0 0 0 1 1 1 0   1 0 0 1 1 1 1 1 0  1 0 1 0 1 1 1 1 1 0   1 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 2. 二-十进制优先编码器(74LS147 ) CT74LS147 编码器功能表

  50. 16 15 14 13 12 11 10 9 CT74LS147 1 2 3 4 5 6 7 8 CT74LS147集成优先编码器(10线-4线) 低电平 有效

More Related