650 likes | 888 Views
מודלים של חיבורי ביניים. פרופ ’ יוסי שחם אוניברסיטת תל-אביב. צימוד קיבולי - Crosstalk. מודל מקובץ. V 1(t). R 1. + -. C 1. C 12. V s =U(t). R 2. V 2(t). C 2. המתח המושרה קיבולי עולה ודועך. 1. 2. 3. 4. תלות ה - CROSSTALK בזמן. V 1 (t). V 2,max. V 2 (t). t max. מסקנות.
E N D
מודלים של חיבורי ביניים פרופ’ יוסי שחם אוניברסיטת תל-אביב
צימוד קיבולי - Crosstalk מודל מקובץ V1(t) R1 + - C1 C12 Vs=U(t) R2 V2(t) C2
המתח המושרה קיבולי עולה ודועך 1. 2. 3. 4.
תלות ה- CROSSTALK בזמן V1(t) V2,max V2(t) tmax
מסקנות 1. כאשר הרשת סימטרית ה- CROSSTALK לא תלוי במוליכות הקו 2. ה- CROSSTALK תלוי ביחס C/C12 3. באשרהיחס C/C12קטן מאוד הצימוד הקיבולי דומיננטי ומכסימום המתח הנו חצי ממתח המקור 4. כאשר היחס 1 = C/C12קבוע הצימוד הנו 0.19. 5.
דוגמה ( הנח מקור של 5 וולט) - עומס נתק • ולכן המתח בעומס מוכפל ל 1.67 וולט • לאחר זמןT כאשר הגל מגיע לעומס. • גל זה חוזר למקור ו2/3 ממנו מוחזר וכן הלאה.
קו תמסורתRLC L’dx R’dx C’dx z
מודלRLC מקובץ Lt Rt Ct הקטבים של הרשת:
מעגלCMOS דוחף קו תמסורת VDD VDD PMOS Vin(t) 0 Vout(t) tf NMOS K’p=mC’ox, ap is in the range of 1 to 2. We assume that the PMOS is in saturation and neglects the NMOS. VTP is the threshold voltage of the PMOS
הנחות • K’p=mC’ox, ap is in the range of 1 to 2. • We assume that the PMOS is in saturation and neglects the NMOS. • VTP is the threshold voltage of the PMOS • 0 < t < 2T0 • T0 is the time it takes for the signal to travel the distance equal to the length of theline
מה קורה לאחר t>T0? האות מוחזר כמעט בשלמותו כאשר קצה הקו פתוח (בהנחה שהעומס הקיבולי קטן) ומגיע למקור בחזרה כאשר t=T0 . האות שמגיע למקור מונחת בשיעור האות ניתן לתיאור כ- בהנחה שהטרנזיסטור הנו מקור זרם קבוע החזרת הזרם שלו הנו -1 וקבוע החזרת המתח הנו 1 ולכן הסיגנל המוחזר ממקור הזרם מוכפל:
השפעת ההחזרות בקו Vout RC approximation RLC transmission line t
מתי יש להתחשב בהשראות ? תנאיא’: זמן העלייה גדול מהזמן שלוקח לגל לחזור למקור : תנאי ב’: מקדם דעיכה קטן ואז שני הקטבים ממשים: שני תנאים אלהנתניםלכתיבה כתנאי אחד:
מתי התנאי לא יתקיים ? בתנאי זה ההשראות איננה משמעותית בכל אורך שהוא. Length L חשוב Transition time, tr
On- chip Inductance Modeling and RLC Extraction of VLSI Interconnects for Circuit Simulation Xiaoning Qi, G. Wang, Z. Yu, R. Dutton Stanford University T. Young Synopsys Inc. N. Chang HP Labs, Palo Alto
Outline • Background and motivation • 3D geometry modeling and inductance extraction using field solvers • Analytical formulae for inductance estimation • Applications in circuit simulation • Summary
Background and Motivation • Long wires exhibit transmission line • effects with faster transistor rise/ fall time. • • Inductance component becomes • comparable to resistance component. • • Signal ringing and inductive cross talk are • observed. Ground bounce becomes • worse.
נוסחה להשראות עצמית עם תיקון ל- SKIN EFFECT
השוואה בין הנוסחה המקורבת לחישוב תלת-ממדי נומרי
Summary • Accurate automatic 3D geometry • generation • • Analytical formulae for self and mutual • inductance estimation • • Impact of on- chip inductance on signal • integrity and power/ ground noise
מימוש סליל על שבב Sharad Kapur, kapur@research.bell-labs.com Jinsong Zhao, zhaojs@cse.ucsc.edu L R פוליאימיד SiO2 סיליקון
מעגלי בדיקה להשראות Bendik Kleveland, Xiaoning Qi, Liam Madden 1 , Robert W. Dutton, and S. Simon Wong Center for Integrated Systems, Stanford University, Stanford, CA 94305, USA 1 MIPS Technologies Inc., Mountain View, CA 94043, USA