第 5 章 半导体存储器与可编程器件

1. 第5章 半导体存储器与可编程器件 5.1 半导体存储器 5.2 可编程器件

2. 5.1 半导体存储器 • 存储器是用来存放信息的器件。根据存储器使用介质的不同，存储器可分为磁介质存储器、半导体介质存储器、光介质存储器。 • 半导体存储器是能够存储大量二值信息的半导体器件，是许多数字系统的重要组成部分。它是一种通用型大规模集成电路，具有容量大、存取速度快、耗电低、体积小、使用寿命长等优点。 • 根据存取信息方式的不同，半导体存储器可分为只读存储器（Read Only Memory，简称ROM）和随机存储器（Random Access Memory，简称RAM）。 • 根据制造工艺和材料的不同，存储器分为双极型和MOS型。 • 衡量半导体存储器性能的指标有存储容量和存取时间。存储容量用存储的字数和每个字所含位数的乘积表示；存取时间则用存储器工作速度的快慢来反映。

3. 5.1.1 只读存储器ROM 只读存储器的特点是只能读出、不能写入。ROM中的内容一般在产品出厂前由生产厂家写入并存储，不能使用简单的方法将其内容修改。ROM分为以下几类: 1.掩模ROM 掩模ROM是采用掩模工艺制成的ROM。由存储矩阵、地址译码器、输出缓冲器三部分组成。电路结构如下： 存储器的存储容量是该存储器的基本存储电路数，由字线与位线的数目共同决定。存储容量=字数×位数。

4. 下图是一个存储容量为4×4位（4个存储单元，每个存储单元4位）的只读存储器结构图。

5. 2．可编程ROM 以双极型PROM为例，它有两种结构：熔丝烧断型PROM和PN结击穿型PROM。 下图为熔丝烧断型PROM存储单元原理图，由三极管和熔丝组成。在写入数据时只需将要存入0的存储单元上的熔丝烧断即可。

6. 3．可擦除的可编程ROM 即EPROM，可以对存储的数据擦除重写，重新进行编程。根据投入使用的先后顺序，EPROM可分为：紫外线擦除的可编程ROM（Ultra Violet Erasable Programmable ROM，简称UVEPROM）、电可擦除的可编程ROM（Electrically Erasable Programmable ROM，简称EEPROM或E2PROM）。 从结构上讲，UVEPROM与PROM基本一样，只是存储单元结构不同。UVEPROM的存储单元早期使用了浮栅雪崩注入MOS管，现在的存储单元一般使用叠栅注入MOS管，是一种具有两个重叠栅极（控制栅Gc与浮置栅Gf）的N沟道增强型MOS管。 EEPROM的存储单元采用了浮栅隧道氧化层MOS管，存储单元的工作状态状态可以分为读出、写入、擦除三种。 快闪存储器具有结构简单、编程可靠、擦除快捷、集成度高的优点。

7. 5.1.2 随机存储器RAM • 随机存储器也称为随机读/写存储器，工作时可以随时从指定地址读出数据、或将数据写入指定存储单元中。RAM可以分为两类：静态RAM（SRAM）和动态RAM（DRAM）。SRAM由存储矩阵、地址译码器、读/写控制电路组成。

8. SRAM存储矩阵也由多个存储单元组成，一个单元存储一位数据。SRAM存储矩阵也由多个存储单元组成，一个单元存储一位数据。 • 地址译码器分为行地址译码器和列地址译码器。行地址译码器将部分输入地址译成一条字线上的有效输出信号，从存储矩阵中选择一行存储单元；其余输入地址代码加至列地址译码器，译成一条输出线上的有效电平，从选中的一行存储单元中再选择若干位，使其与输入/输出端接通，以便读写。 • 读/写控制电路对电路工作状态进行控制。大多数RAM利用一根控制线完成读/写控制，读/写控制信号 时，进行读出操作； 时，进行写入操作。此外，在读/写控制电路上设有片选信号端 。 ，RAM正常工作； ，输入/输出端处于高阻状态，不能进行读、写。 • DRAM也是由存储矩阵、地址译码器、输入/输出电路组成。其中存储单元利用了MOS管栅极电容存储电荷的原理构成，而且每个存储单元连接的位线上接有灵敏恢复/读出放大器。

9. 5.1.3 存储器容量的扩展 （1）位扩展 位扩展比较简单，只需将各片RAM的地址输入端、读写控制端 、片选信号端 分别并联即可。

10. （2）字扩展 字扩展的连接方法：即将芯片的数据端、读写控制端、地址输入端分别并联。而增加的地址线条数，则根据字扩展的倍数决定。如字数扩展2倍，则增加一条地址线；字数扩展4倍，则增加2条地址线，依次类推。 举例如下：

11. 5.1.4 存储器实现组合逻辑函数 根据ROM的构成，具有n位地址输入、m位数据输出的ROM可以实现m个n变量的组合逻辑函数。 【例5．1】 利用ROM实现以下逻辑函数。 Y1=AB+BC ， • 解 首先将逻辑函数变换为最小项之和的标准形式。 Y1=AB+BC=∑m(3,6,7) ， =∑m(1,4,5) 画出用ROM实现的逻辑阵列如下：

12. 【例5.2】利用ROM完成一位全加器功能。 解 一位全加器中Ai、Bi分别表示被加数和加数，Ci-1表示低位来的进位。这三个输入变量可分别用ROM的地址码A2、A1、A0表示。Si为本位和，Ci为本位向高位的进位，它们分别可用ROM的数据输出D1、D0表示。 由于输入变量3个，输出函数2个，因此，可采用8×2位ROM来完成。根据全加器真值表，可得： Si=W1+W2+W4+W7 Ci=W3+W5+W6+W7

13. 5.1.5 存储器常用芯片简介 • 1．Intel 6116 片选信号端 ： =0时，芯片工作； =1时，芯片与系统总线脱离，不工作。 读写控制端 ： =0时，写操作； =1时，读操作。 输出允许端 ： =0时，输出数据； =1时，输入数据。 行地址输入端：A4～A10。 列地址输入端：A0～A3。 数据输入、输出端：D0～D7。 电源端VCC：工作电压+5V。

14. 2．Intel 2116 • Intel 2116是典型的单管动态存储芯片，采用3组电源供电，VDD为+12V，VBB为－5V，VCC为+5V。Intel 2116的存储容量为16K×1位, 总存储容量为16×1024×1位。 • Intel 2116的地址输入端为A0～A6，只有7条地址线输入端，Intel 2116采用地址线分时复用来解决的。 • 为行地址选通信号控制端, 低电平有效。当 =0时，A0～A6共传送行地址码。 • 为列地址选通信号控制端，低电平有效。当 =0时，引脚A0～A6传送列地址码。从而实现了A0～A13共14位地址码的传送。 • 为读写控制端。 为低电平时，实现写操作； 为高电平时，实现读操作。DIN为数据输入端。DOUT为数据输出端。 • 2116具有片选控制功能，其行地址选通信号 兼有片选功能，且在整个读写周期中均处于有效状态。

15. 5.2 可编程器件 • 可编程逻辑器件（简称PLD）具有能够简化设计过程、降低系统体积、节约成本、可靠性高、研发周期短等特点，是各生产厂家均可以提供、具有一定功能的标准电路。使用户可以根据需要自己使用某种编程技术进行内部电路结构的连接，实现用户既是设计者也是使用者的转变。 • 早期PLD主要用于解决数字系统中的存储问题，后来逐渐扩大到数字逻辑应用。主要经历了以下发展过程： • （1）早期可编程逻辑器件。如前面介绍的PROM、UVEPROM、EEPROM等，受结构的限制，它们只能实现较简单的数字逻辑功能。 • （2）稍复杂的可编程芯片。PLD芯片是可编程的，未经编程的芯片无法实现任何功能，通过编程，可以规定PLD芯片的逻辑功能，PLD是最早实现可编程的ASIC器件。PLD的组成框图如下。

16. PLD电路分四部分：输入电路、与阵列、或阵列、输出电路。PLD电路分四部分：输入电路、与阵列、或阵列、输出电路。 • 这一阶段的主要产品主要包括：可编程逻辑阵列（Programmable Logic Array，简称PLA）、可编程阵列逻辑（Programmable Array Logic，简称PAL）、通用阵列逻辑（Generic Array Logic，简称GAL）。以上各种器件内部与阵列、或阵列编程的情况如下表所示。

17. （3）上世纪80年代中期，出现了类似于PAL结构的复杂可编程逻辑器件（Complex Programmable Logic Device，简称CPLD）和与标准门阵列类似的现场可编程门阵列（Field Programmable Logic Array，简称FPGA）。它们体系结构和逻辑单元灵活、集成度高、应用范围广；兼容了PLD和通用门阵列的特点，可以实现大规模电路，替代几十甚至上百IC芯片，可以实现方便编程工作。在数字系统设计领域占据了重要位置，广泛应用于产品设计过程中。 • PLD的输入输出缓冲器都采用了互补输出结构 • PLD的与门和或门表示法：

18. 5.2.1 可编程阵列逻辑（PAL） 3输入、3输出的PAL的基本结构图

19. PAL与阵列编程实现一组函数

20. 1．PAL器件的输出及反馈结构 • （1）固定输出结构 固定输出结构是最简单的一种输出结构，可以实现简单的组合逻辑电路功能。 • （2）异步I/O输出结构 固定输出结构只能实现简单的组合逻辑电路，如果输出端同时能够作为输入端使用，需要采用异步I/O输出结构。 • （3）带异或门的输出结构 异或门电路具有一个特点：当一个输入为0时，电路输出等于另一个输入；当一个输入固定为1时，电路输出为另一个输入的“非”。所以，当一个逻辑函数的与项较多时，若使用其反函数来实现，则与项个数较少。这种输出结构的引入，使用原函数较难实现的电路可用反函数实现。 • 除此之外，还有寄存器输出结构、运算选通反馈结构等等。

21. 2．PAL器件的命名及使用举例 • 一般PAL器件可根据输入/输出端数和输出结构、封装形式进行分类，如： • PAL16 L 8 -2 C J • ① ② ③ ④ ⑤ ⑥ • ①：阵列输入数，即输入端个数。 • ②：输出方式。→ • ③：输出管脚数。 • ④：速度/功耗。→ • ⑤：温度。 • ⑥：封装形式。→

22. 【例5．3】利用PAL实现表5.3所示的2—4线译码功能。【例5．3】利用PAL实现表5.3所示的2—4线译码功能。 • 解 根据真值表可知，这是一个输出低电平有效、带使能端的2—4线译码器。 • 译码器正常工作时， ， ， ， 。 • 选用PAL16L8实现该译码功能，实现电路如下

23. 5.2.2 通用阵列逻辑（GAL） 1．GAL器件的分类 （1）普通型GAL器件。与阵列可编程、或阵列固定。主要型号包括：GAL16V8、GAL20V8、GAL16V8B、GAL20V8A、GAL20V8B等。 （2）通用型GAL器件。该类GAL器件与普通型GAL器件相比，简化了输出逻辑宏单元结构，扩大了阵列规模，向用户提供了两个专用乘积项（异步复位乘积项、同步置位乘积项）。使用较普通性GAL器件更加灵活。主要型号包括：GAL18V10、GAL22V10、GAL26CV12。 （3）异步型GAL器件。其中的每一个输出逻辑宏单元OLMC中都有8个乘积项，其中的4个用于实现与或逻辑函数，另外4个作为异步复位、异步置位、时钟、输出使能。适用于实现异步时序逻辑。主要型号GAL20RA10。 （4）FPLA型GAL器件。该类GAL器件使用了高性能的EECMOS技术，采用了FPLA（现场可编程逻辑阵列、Field PLA）结构，与阵列、或阵列均可编程。主要型号GAL6001。 （5）在线可编程型GAL器件。具有在线编程和诊断能力，使用更加灵活。主要型号ispGAL16Z8。

24. 2．GAL器件的基本结构 • GAL16V8型GAL器件的外引线功能图如下 • GAL由以下几部分组成： （1）输入端。（2）与阵列。（3）输出宏单元。宏单元包含四部分： a．或门。实现器件的或逻辑；b．异或门。实现逻辑极性变换； c．数据选择器。共4个，可以通过编程实现器件的各种输出结构； PTMUX：乘积项多路开关。OMUX：输出多路开关。 TSMUX：三态多路开关。FMUX：反馈多路开关。 d．D触发器。储存异或门的输出信号，满足时序电路的需要。 （4）系统时钟。（5）输出三态控制端。

25. 3．GAL器件的开发工具 • 典型GAL设计流程 • GAL器件的开发工具包括硬件开发工具和软件开发工具。 硬件开发工具指编程写入器，主要作用是将开发软件生成的熔丝图文件按照JEDEC格式的标准代码写入GAL器件，实现预定的逻辑功能。可分为两类： (1)脱机式编程器；(2)扩展卡式编程器。 GAL编程软件主要包括：FM(Fast Map)、PALASMZ、ABEL、VHDL等等。ABEL是简单的硬件描述语言，支持逻辑方程、真值表逻辑描述，可进行计数器、译码器、运算电路、比较器的功能描述；VHDL语言是行为描述语言，具有较强的逻辑描述和仿真能力。

26. 5.2.3 现场可编程逻辑器件FPGA • 1.概述 • 典型的FPGA包含三类基本资源：可编程逻辑模块（CLB）、可编程输入/输出模块（IOB）和可编程布线资源（PI）

27. 2.FPGA器件的基本结构 以Xilinx 公司的产品为例，介绍FPGA的三大模块的基本特点。 （1）可编程逻辑模块（CLB——Configurable Logic Blocks）。CLB是FPGA的主要组成部分。下图为XC4000系列CLB的基本结构框图，它主要由逻辑函数发生器、除法器、数据选择器和信号变换四部分电路组成。

28. （2）可编程输入/输出模块（Input/Output Blocks）。IOB提供了器件引脚和内部逻辑阵列的接口电路。每个IOB控制一个引脚（除电源线和地线引脚外），将它们可配置为输入、输出或者双向传输信号端。下图为XC4000 IOB的结构图

29. （3）可编程内部互连（PI—Programmable Interconnect）。FPGA芯片内部单个CLB输入输出之间、各个CLB之间、CLB和IOB之间的连线有许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现所需功能的电路连接。连接通路的数量与器件内部阵列的规模有关，阵列规模越大，连线数量越多。 互连线按相对长度分为单线、双线和长线三种。 单线和长线主要用于CLB之间的连接。在这种结构中，任意两点之间的连接都要通过开关矩阵。它提供了相邻CLB之间的快速互连和复杂互连的灵活性，但传输信号每通过一个可编程开关矩阵，就增加一次延时。因此，FPGA的内部时延与器件结构和逻辑布线等有关，它的信号传输时延不可确定。

30. 3.应用举例 • （1）可编程片上系统与嵌入式系统。 • （2）高性能数字信号处理系统。 • （3）可重配置计算系统。 • （4）基于网络的可重配置逻辑。 • （5）IP核的开发与复用。

31. 5.2.4 在系统可编程逻辑器件（ISP-PLD） • ISP（In-System Programmable）技术是Lattice公司首先提出的能够在产品设计、制造过程中和产品定型之后，仍然能够对其中的器件、电路及整个系统逻辑功能进行组态或重组的新技术。它的出现，使电子系统的工程实现中，实现了硬件设计的软件化，系统硬件可以随时进行功能修改，是可编程技术质的飞跃。ISP技术具有以下特点。 • （1）ISP技术在设计中的优越性 • （2）ISP技术在生产制造技术中的优越性 • （3）ISP器件采用了先进的EECMOS工艺 • （4）ISP技术在广泛的电子技术领域得到应用

32. 2．ISP器件分类 • 在系统可编程逻辑器件主要包括三类：ispLSI、ispGAL、ispGDS。 （1）ispLSI器件 ispLSI器件是最早问世的ISP器件，速度达180MHz，门密度可达25000个PLD门。该类产品共包括4个系列。 ispLSI器件型号描述如下所示。 ××××（××）1016××××××× ① ② ③ ④ ⑤ ⑥ （2）ispGAL器件 • （2）ispGAL器件 ispGAL器件是ISP技术与GAL技术相结合的数字电路产品。ispGAL器件型号描述如下。 ××××××××××××× ① ② ③ ④ ⑤

33. （3）ispGDS器件 ispGDS（ISP Generic Didital Switch）器件的出现，意味着ISP技术已经从系统逻辑可编程领域扩展到系统互联可编程领域。它是一种ISP技术与开关矩阵结合的产品，在不拨动机械开关、不改变系统硬件的情况下，快速设置与改变电路板的连接关系。这种高性能、低功耗的可编程数字开关器件具有多种矩阵尺寸和封装形式，提供了独特的系统灵活性。利用ISP的系统编程能力和GDS开关的功能，用户可用一套电路实现多套电路的逻辑功能。 ispGDS器件型号描述见图5.26。 ×××××××××××× ① ② ③ ④