1 / 35

Dimenzioniranje regulatora za silazni pretvarač

Dimenzioniranje regulatora za silazni pretvarač. LC član – idealni C. Prijenosna funkcija:. Opći oblik:. Karakteristične veličine. LC član – idealni C. Ovisnost amplitudne frekvencijske karakteristike o otporu trošila R o. LC član – idealni C.

gaurav
Download Presentation

Dimenzioniranje regulatora za silazni pretvarač

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Dimenzioniranje regulatoraza silazni pretvarač

  2. LC član – idealni C Prijenosna funkcija: Opći oblik: Karakteristične veličine

  3. LC član – idealni C Ovisnost amplitudne frekvencijske karakteristike o otporu trošila Ro

  4. LC član – idealni C Ovisnost fazne frekvencijske karakteristike o otporu trošila Ro

  5. LC član – C sa serijskim otporom Kondenzator ima ekvivalentni serijski otporResr Prijenosna funkcija: Karakteristične veličine

  6. LC član – C sa serijskim otporom Ovisnost amplitudne frekvencijske karakteristike o otporu trošila Ro

  7. LC član – C sa serijskim otporom • Ovisnost fazne frekvencijske karakteristike o otporu trošila Ro

  8. Pokazatelji stabilnosti sustava Definicija amplitudnog i faznog osiguranja

  9. Pokazatelji stabilnosti sustava Primjer frekvencijskih karakteristika (amplitudne i fazne) za sustav s tri pola

  10. Blokovski prikaz pretvarača s povratnom vezom Regulator Sklopka LC Trošilo

  11. Izvedba regulatora silaznog pretvarača u analognoj tehnici

  12. Izvedba regulatora s operacijskim pojačalom PI regulator Prijenosna funkcija: Lomne frekvencije: Fazni pomak:

  13. Izvedba regulatora s operacijskim pojačalom PI regulator Amplitudna frekvencijska karakteristika

  14. Izvedba regulatora s operacijskim pojačalom PI regulator Fazna frekvencijska karakteristika

  15. Izvedba regulatora s operacijskim pojačalom PID regulator

  16. Izvedba regulatora s operacijskim pojačalom PID regulator Amplitudna frekvencijska karakteristika – aproksimacija pravcima

  17. Izvedba regulatora s operacijskim pojačalom PID regulator Amplitudna frekvencijska karakteristika – točni prikaz

  18. Izvedba regulatora s operacijskim pojačalom PID regulator Prijenosna funkcija s dvostrukim lomnim frekvencijama Dvostruka nula: Amplitudna frekvencijska karakteristika- aproksimacija pravcima (asimptotama) - Dvostruki pol:

  19. Izvedba regulatora s operacijskim pojačalom PID regulator Prijenosna funkcija s dvostrukim lomnim frekvencijama Fazna frekvencijska karakteristika

  20. Regulator za silazni pretvarač s neidealnim izlaznim kondenzatorom Podaci: izlazni napon:5 V ulazni napon:12 Votpor trošila: RL= 5 Ω sklopna frekvencija: 25 kHz vršna vrijednost pile: 3.5 V Zadatak: Dimenzionirati regulator tako da amplitudna karakteristika otvorenog kruga ima na presjeku s osi 0 dB nagib od -20 dB/dekadi, uz odgovarajuće fazno osiguranje.

  21. Regulator za silazni pretvarač s neidealnim izlaznim kondenzatorom

  22. Regulator za silazni pretvarač s neidealnim izlaznim kondenzatorom Amplitudne frekvencijske karakteristike otvoreni krug bez regulatora (ABCD)otvoreni krug s regulatorom (JKLMNO)regulator (EFGH)

  23. Regulator za silazni pretvarač s neidealnim izlaznim kondenzatorom

  24. Regulator za silazni pretvarač s idealnim izlaznim kondenzatorom otvoreni krug bez regulatora (ABC)otvoreni krug s regulatorom (HIJKL)regulator (DEFG) Amplitudne frekvencijske karakteristike

  25. Regulator za silazni pretvarač s idealnim izlaznim kondenzatorom

  26. Vc D Vs Digital Control of Power Converter Vo Power Converter Vin C RL Kd PWM ADC Digital Controller + E(n) U(n) Gc(z) + Vr

  27. The Digital Control System Digital Processor G(s) u(kT) e(kT) r(t) + c(t) Controller DAC Process Actuator D(z) ADC Sensor Advantages Considerations • Immunity from environmental effects • Advanced control strategies possible • Immunity from component errors • Improved noise immunity • Ability to modify and store control parameters • Ability to implement digital communications • System fault monitoring and diagnosis • Data logging capability • Ability to perform automated calibration • Sample rate • Quantization • Ease of programming • Controller design • Cost • Processor selection • Requires data converters • Numeric issues

  28. PID Control Review KP = Proportional gain KI = Integral gain KD = Derivative gain • Proportional term controls loop gain • Integral action increases low frequency gain and reduces/eliminates steady state errors • Derivative action adds phase lead which improves stability and increases system bandwidth KP Gc(s) KI Usually written in “parallel” form: e(t) + u(t) KD KP = KC KI = KC/Ti KD = KCTd

  29. Loop Tuning – Good First Step

  30. PID – Intuitive / Interactive Change PID coeff. “on fly” in back-ground loop // Coefficient init Coef2P2Z_1[0] = Dgain * 67108; // B2 Coef2P2Z_1[1] = (Igain - Pgain - Dgain - Dgain)*67108; // B1 Coef2P2Z_1[2] = (Pgain + Igain + Dgain)*67108; // B0 Coef2P2Z_1[3] = 0; // A2 Coef2P2Z_1[4] = 67108864; // A1 Coef2P2Z_1[5] = Dmax[1] * 67108; // Clamp Hi limit (Q26) Coef2P2Z_1[6] = 0x00000000; // Clamp Lo

  31. Control Law Computation ; e(n)=Vref-Vout MOVU ACC,@Vref SUBU ACC,*XAR2++ LSL ACC,#8 ; ACC=e(n) (Q24) MOVL @VCNTL_DBUFF+4,ACC ZAPA ; Voltage control law MOVL XT,@VCNTL_DBUFF+8 ; XT=e(n-2) QMPYAL P,XT,*XAR7++ ; b2*e(n-2) MOVDL XT,@VCNTL_DBUFF+6 ; XT=e(n-1), e(n-2)=e(n-1) QMPYAL P,XT,*XAR7++ ; ACC=b2*e(n-2), P=b1*e(n-1) MOVDL XT,@VCNTL_DBUFF+4 ; XT=e(n), e(n-1)=e(n) QMPYAL P,XT,*XAR7++ ; ACC+=b1*e(n-1), P=b0*e(n) MOVL XT,@VCNTL_DBUFF+2 ; XT=u(n-2) QMPYAL P,XT,*XAR7++ ; P=a2*u(n-2) MOVDL XT,@VCNTL_DBUFF ; XT=u(n-1), u(n-2)=u(n-1) QMPYAL P,XT,*XAR7++ ; ACC=a2*u(n-2) ADDL ACC,P ; ACC=a2*u(n-2)+a1*u(n-1) LSL ACC,#(23-VCNTL_QF+8) ; (Q23) ADDL ACC,ACC ; (Q24) MOVL @VCNTL_DBUFF,ACC ; ACC=u(n) ; Saturate the result [min,max] MINL ACC,*XAR7++ MAXL ACC,*XAR7++ ; Duty Cycle Modulation MOVL XT,ACC QMPYL P,XT,*XAR7++ ;(Q0) MOV *XAR3++,P U(n) DBUFF XAR7 U(n-1) A1 U(n-2) A2 E(n) B0 E(n-1) B1 E(n-2) B2 min max duty

  32. Type II Controller

  33. Digital Type II Controller (Tustin’s transform, Ts = 1 us)

  34. Type III Controller

  35. Digital Type III Controller (Tustin’s transform, Ts = 1 us)

More Related