1 / 37

电磁干扰和信号完整性分析

电磁干扰和信号完整性分析. 报告人：谌利 2003-11. 图 1 近年来 IC 封装的发展. 从电子行业的发展来看，1992年只有40%的电子系统工作在 30 MHz 以上的频率，到1994年已有50%的设计达到了 50 MHz 的频率。1996年之后，高速设计在整个电子设计领域所占的比例越来越大， 100 MHz 以上的系统已随处可见，体积小、管脚数已达数百甚至上千的封装形式也已越来越多地应用到各类高速超高速电子系统中。. 1.电磁干扰（ Electro Magnetic Interference ).

glynis
Download Presentation

电磁干扰和信号完整性分析

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 电磁干扰和信号完整性分析 报告人：谌利 2003-11

  2. 图 1 近年来IC封装的发展 • 从电子行业的发展来看，1992年只有40%的电子系统工作在30MHz以上的频率，到1994年已有50%的设计达到了50MHz 的频率。1996年之后，高速设计在整个电子设计领域所占的比例越来越大，100MHz以上的系统已随处可见，体积小、管脚数已达数百甚至上千的封装形式也已越来越多地应用到各类高速超高速电子系统中。

  3. 1.电磁干扰（Electro Magnetic Interference) • 在电子系统中由周围的电磁场环境通过空间电磁场的干扰影响电子系统中的信号质量，称为电磁干扰 • 电磁干扰是人们早就发现的电磁现象。一些电器、电子设备工作时所产生的电磁波，容易对周围的其他电气、电子设备形成电磁干扰，引发故障或者影响信号的传输。 • 在高频系统中，由于频率分量较丰富，信号容易辐射出去，电磁干扰的影响显得尤为突出

  4. 2.信号完整性(Signal Integrity) • 信号完整性 SI是指电路传输信号时对信号波形的保真程度 ,以及与邻近空间其它信号间的相互影响程度

  5. 什么时候考虑SI? • 在一个PCB板中，当某条通路中的信号的电平变化可比于（一般为4、5倍）信号在这条通路上从源端到负载端的传输延迟，则此条通路被视为传输线(Transmission Line)，此时需要考虑SI的影响。 • 例如，一个信号的沿跳变为1ns，通路的长度为1inch，则传输延迟为200ps，则沿跳变为延迟的5倍，此时通路应被视为传输线

  6. 主要的信号完整性问题包括反射、振铃、地弹、串扰等。主要的信号完整性问题包括反射、振铃、地弹、串扰等。

  7. 2.1反射（Reflect） 源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。

  8. 如果希望得到从源端到负载的最大传输能量，则希望负载阻抗和传输线的特性阻抗相等（Zl=Z0）。如果不相等，则有一部分能量将损失，另外还有一部分称为反射返回源

  9. 2.2 振铃 • 如果线路的传输延迟很长，则反射在信号改变了较大的百分数后回到源端，源发生器必须改变一个较大的量去补偿，负载又会反射新的一轮传输（the load reflects the new transition)，这样就产生了振铃

  10. 振铃属于欠阻尼状态，是由多种因素引起，振铃可以通过适当的端接予以减小，但不可能完全消除振铃属于欠阻尼状态，是由多种因素引起，振铃可以通过适当的端接予以减小，但不可能完全消除

  11. 2.3 地弹 • 地弹是在电路中有大的电流涌动时引起的，如大量芯片的输出级同时开启，此时将有一个较大的瞬态电流在芯片与板的电源平面间流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面上产生电压的波动和变化，影响其它器件的动作。

  12. 2.4 串扰 • 串扰是指当信号在传输线上传输时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。是两条信号线之间的耦合问题，信号线之间的互感和互容导致线上的噪声。容性耦合引发耦合电流，感性耦合引发耦合电压

  13. 3.高速电路中提高信号完整性的方法 减小反射和振铃的方法主要有源端 接和负载端接： • 源端接主要采用串行端接 • 负载端接主要采用并行端接

  14. 3.1 串行端接 • 指在源端串接小电阻r（典型10欧到75欧），使源端的输出阻抗加电阻的阻抗与传输线的特性阻抗匹配（Z0）

  15. 优点：简单，无需与电源相连，消耗功率小，适合于点对点的双向驱动优点：简单，无需与电源相连，消耗功率小，适合于点对点的双向驱动 • 缺点：有半波电压，不适合分布负载情况

  16. 串行端接前的波形

  17. 串行端接的后波形

  18. 3.2 并行端接 • 分为简单的电阻并行端接、戴维宁端接、主动并行端接、AC端接和二极管端接

  19. 3.2.1 简单电阻并行端接 • 这种端接方式是简单的在负载端加入一个下拉电阻来实现匹配 • 因要求驱动电路有很大的驱动能力，在CMOS电路中很少采用

  20. 3.2.2 戴维宁端接 • 采用上下拉电阻R1和R2，通过R1和R2吸收反射。

  21. 优点：适合多驱动源多负载情况，能提高信号的驱动能力优点：适合多驱动源多负载情况，能提高信号的驱动能力 • 缺点：直流消耗大，减少了噪声抑制裕量

  22. Z0 RT» Z0 CT based on frequency 3.2.3 AC端接 • 在戴维宁端接基础上串接电容，这样直流分量为0，可以减少直流消耗。 • 缺点是由于电容增加了信号的延迟，复杂度提高,且要求逻辑0，1的对称性较好

  23. 3.2.4 二极管端接 • 适合阻抗难以匹配以及多驱动多负载的复杂情况 • 缺点是要求二极管具有很高的导通速率，且因二极管的非线性将导致信号频谱的畸变，影响信号质量 +V (GND - 0.7) < VIN < (PWR + 0.7) Z0

  24. 3.3 抑制串扰的方法 • 串扰产生原因是信号线之间存在互感和电容，通常感性耦合要大于容性耦合。

  25. 抑制串扰的方法（续） • 加大线间距，减小线的平行长度，必要时可以采用JOG方式

  26. 抑制串扰的方法（续） • 可增加信号的暂态时间来减小高频分量，从而减少耦合 • 高速信号采取端接匹配可以较少或消除反射，从而减小串扰 • 互感大小与信号的回路面积成正比，通过增加地层并在电源层和地层加大量旁路电容来确保回路面积最小

  27. 抑制串扰的方法（续） • 在布线空间允许的条件下，在串扰较严重的两条线之间插入地线，可以起到隔离作用，有效减小串扰

  28. 4. 高速板中的传输线概念 • 典型传输线模型

  29. 此模型中有两个参数： 特性阻抗 延迟时间

  30. 4.1 传输线分类 • 带状线和微波传输线

  31. IBIS模型介绍 IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I(阻抗特性)和V/t(上升沿/下降沿特性)曲线的对I/O Buffer快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准。

  32. 它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数。根据这些参数就可以构建相关器件的IBIS模型。IBIS模型相对于SPICE ( Simulation Program with Integrated Circuit Emphasis ) 模型而言只是驱动器和接收器的行为描述，不需要器件内部构造的细节；同时IBIS比SPICE的速度要快。工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC的仿真和时序的分析等。

  33. 多数IBIS模块来源于SPICF模型，也可用实际测量得到的V/I曲线描述模型。IC的SPICE模型是各半导体厂商立足的商业秘密，受到知识产权的保护，而IBIS模型是对用户完全开放的数据，所以设计者可以免费得到这些数据。

  34. CadencePSD板级仿真演示

  35. 谢谢！

More Related