1 / 97

一、组合逻辑电路的特点

I 0. Y 0. 组合逻辑 电路. I 1. Y 1. I n -1. Y m -1. 第三章 组合逻辑电路. § 概 述. 一、组合逻辑电路的特点. = F 0 （ I 0 、 I 1 …, I n - 1 ）. = F 1 （ I 0 、 I 1 …, I n - 1 ）. = F m-1 （ I 0 、 I 1 …, I n - 1 ）. 1. 逻辑功能特点. 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。. 无记忆功能！. 2. 电路结构特点.

hamish-warren
Download Presentation

一、组合逻辑电路的特点

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. I0 Y0 组合逻辑 电路 I1 Y1 In-1 Ym-1 第三章 组合逻辑电路 §概 述 一、组合逻辑电路的特点 = F0（I0、I1…, In - 1） = F1（I0、I1…, In - 1） = Fm-1（I0、I1…, In - 1） 1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。 无记忆功能！ 2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路 (2) 不包含记忆性元件(触发器)，仅由门电路构成

  2. 二、组合电路逻辑功能的表示方法 真值表，卡诺图，逻辑表达式，时间图(波形图) 三、组合电路分类 ①按逻辑功能不同： 加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器 ②按开关元件不同： CMOS TTL ③按集成度不同： SSI MSI LSI VLSI

  3. ②变换电路的结构形式(如：与或 与非-与非) §3. 1 组合电路的分析方法和设计方法 §3. 1. 1 组合电路的基本分析方法 一、分析方法★ 真值表 说明功能 逻辑图 逻辑表达式 化简 分析目的： ①确定输入变量不同取值时功能是否满足要求； ③得到输出函数的标准与或式，以便用 MSI、LSI 实现 ④得到其功能的逻辑描述，以便用于系统分析

  4. Y & & & & & & & & & & & & A B C D 二、分析举例 [例 3. 1. 1] 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。 X W [解] (1) 逐级写输出函数的逻辑表达式

  5. Y & & & & & & & & & & & & A B C D W X (2) 化简

  6. (3) 列真值表 A B C D Y A B C D Y 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 — 检奇电路。 (4) 功能说明：

  7. §3.1.2 组合电路的基本设计方法 【补充】常用的组合电路的设计方法： （1）用小规模集成电路SSI，即集成门电路，采用数字设计的经典方法来设计★ （2）用中规模集成电路MSI功能模块实现 （3）用大规模集成电路LSI，即可编程逻辑器件（PLD），用编程软件来实现

  8. §3.1.2 组合电路的基本设计方法 一、设计方法 (主要针对用SSI, 采用经典设计方法) 写表达式 化简或变换 逻辑抽象 列真值表 画逻辑图 • 逻辑抽象： 过程与分析过程相反 ① 根据因果关系确定输入、输出变量 ② 状态赋值 — 用 0和 1表示信号的不同状态 ③ 根据功能要求列出真值表 • 化简或变换： 根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。

  9. B C A Y 二、 设计举例 【例 3. 1. 2】 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 [解] (1) 逻辑抽象 输入 A、B、C 输出Y ① 设定变量： 0 0 0 0 0 0 0 1 0 1 0 0 1 表示 高电平 0 表示 低电平 ② 状态赋值： 1 0 1 1 1 0 0 0 1 0 1 1 ③ 列真值表 1 1 0 1 1 1 1 1

  10. BC 0 0 00 01 11 10 A 0 0 1 1 1 0 1 1 (2) 化简 最简与或式 最简与非-与非式

  11. & & ≥1 & (3) 画逻辑图 — 用与门和或门实现 — 用与非门实现 A B Y & C 【例 3. 1. 2】 课后自阅

  12. 【例】 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。 [解] (1)逻辑抽象 列真值表 输入变量： R（红） Y（黄） G（绿） 1 -- 亮 R Y G Z 0 -- 灭 0 0 0 1 1 -- 有 0 0 1 0 输出变量： Z（有无故障） 0 1 0 0 0 -- 无 0 1 1 1 (2)卡诺图化简 YG 00 01 11 10 1 0 0 0 R 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1

  13. R & 1 & Y 1 Z ≥1 & G 1 & (3) 画逻辑图

  14. §3.2 加法器和数值比较器 §3.2.1 加法器（Adder） 一、半加器和全加器 1. 半加器（Half Adder） 两个1 位二进制数相加不考虑低位进位。 Ai+Bi = Si(和)  Ci (进位) 函数式 真 值 表 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

  15. Ai =1 Si Bi & Ci Ci Si Ci Si HA CO Σ Ai Bi Ai Bi 半加器 逻 辑 图 函 数 式 曾 用 符 号 国 标 符 号

  16. A B Ci-1 A B Ci-1 Si Ci Si Ci 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 2. 全加器（Full Adder） 两个1 位二进制数相加，考虑低位进位。 --- A 1 0 1 1 Ai + Bi+ Ci -1 ( 低位进位 ) = Si( 和 ) Ci( 向高位进位 ) --- B 1 1 1 0 --- 低位进位 + 1 1 1 0 0 高位进位← --- S 1 1 0 0 1 真 值 表 1 0 0 0 0 1 1 0 0 1 1 0 1 1 0 1 标准 与或式

  17. Si Ci 卡诺图 BC BC 00 01 11 10 00 01 11 10 A A 1 1 1 0 0 1 1 1 1 1 1 1 最简与或式 圈“ 1” 圈“ 0 ”

  18. Si Ci Si Ci FA ≥1 ≥1 Bi Ci-1 Ai & & & & & & & Si Ci CO Σ 1 1 1 CI Ai Bi Ci-1 Bi Ci-1 Ai 逻辑图 (a) 用与门、或门和非门实现 曾用符号 国标符号

  19. Ci Si ≥1 ≥1 & & 1 1 1 Ai Bi Ci-1 (b) 用与或非门和非门实现 连线不如上个图结构清晰

  20. VCC VDD 2Ai 2Bi 2Ci-1 2Ci 2Si 2Ai 2Bi 2Ci-1 1Ci 1Si 2COn+1 2A 2B 2CIn 2F VCC 14 13 12 11 10 9 8 C661 74LS183 1A 1B 1CIn 1F GND 1 2 3 4 5 6 7 1Bi 1Ai 1Ci-1 1Si 地 1Ci 1Bi 1Ai 2Ci 1Ci-1 VSS 2Si 3. 集成全加器 ※ TTL：74LS183 双全加器 CMOS：C661

  21. C3 S3 C2 S2 C1 S1 C0 S0 CO CO CO CO S S S S CI CI CI CI A3 B3 A2 B2 A1 B1 A0 B0 C0-1 二、加法器（Adder） 实现多位二进制数相加 1. 4 位串行进位加法器 优点： 电路简单 特点 缺点： tpd— 1位全加器的平均传输延迟时间 速度低 = 4 tpd

  22. 2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生: … 特点 优点：速度快 缺点：电路比较复杂 CMOS：CC4008 集成芯片 TTL：74283 74LS283

  23. C3 超前进位电路 A3 S3 Σ B3 CI A2 S2 Σ B2 CI A1 S1 Σ B1 CI A0 S0 B0 Σ CI C0-1 逻辑结构示意图

  24. ( A > B ) Ai Li 1位 比较器 Gi ( A = B ) Bi Mi ( A < B ) 1 & Ai Mi & Gi 1 & Bi Li §3. 2. 2 数值比较器（Digital Comparator） 一、1 位数值比较器 Li Gi Mi Ai Bi 真 值 表 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 1 逻辑图 — 用与门、或门、非门实现（自阅，见P156 图3.2.9） 函数式 — 用与非门和非门实现 = Ai ⊙ Bi

  25. L G M 4位数值比较器 A3 B3 A2 B2A1 B1 A0 B0 二、4 位数值比较器 A = A3A2A1A0 B = B3B2B1B0 真值表 A > B L = 1 A = B G = 1 A < B M = 1 其逻辑表达式及实现电路参见P157-158（自阅）

  26. 比 较 输 入 级 联 输 入 输 出 A3B3 A2B2 A1B1 A0B0 A<B A=B A>B FA < B FA = B FA > B >       0 0 1 = >      0 0 1 = = >     0 0 1 = = = >    0 0 1 = = = = 0 0 1 0 0 1 = = = = 0 1 0 0 1 0 = = = = 1 0 0 1 0 0 <       1 0 0 = <      1 0 0 = = <     1 0 0 = = = <    1 0 0 真值表 三、4 位集成数值比较器 级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA < B、 FA = B、 FA > B

  27. VCC A3B2A2A1B1A0B0 16 15 14 13 12 11 10 9 7485 74LS85 1 2 3 4 5 6 7 8 B3A<B A=B A>BFA>B FA=B FA<B地 A<B A=B A>B A<B A=B A>B 74LS85 74LS85 1 1、 集成数值比较器 74LS85 (TTL) 两片4 位→ 8 位 扩展： B7 A7B6A6B5 A5B4 A4 B3A3B2A2B1A1B0A0 级 联 输 入 低位比较结果 高位比较结果 FA<BFA=B FA>B FA<BFA=BFA>B 比较输出 注： CMOS 与TTL集成比较器的级联不同

  28. VDDA3B3FA>BFA<BB0A0 B1 16 15 14 13 12 11 10 9 CC14585C663 1 2 3 4 5 6 7 8 B2 A2FA=B A>BA< BA=BA1VSS A<B A=B A>B A<B A=B A>B CC14585 CC14585 1 1 2、集成数值比较器 CC15485(CMOS) 两片4 位→ 8 位 扩展： B7 A7B6A6B5A5B4A4 B3A3B2A2B1 A1B0A0 级 联 输 入 低位比较结果 高位比较结果 FA<B FA=B FA>B FA<B FA=B FA>B 比较输出 CMOS 芯片设置 A > B 只是为了电路对称，不起判断作用

  29. 信息输入 代码输出 I1 Y1 编 码 器 I2 Y2 In Ym 编 码 器 框 图 §3. 3 编码器和译码器 §3. 3. 1 编码器（Encoder） 编码： 用文字、符号或者数字表示特定对象的过程 （在数字电路中，用二进制代码表示不同事物） 满足： 如：n=4 , m=2 n=8 , m=3 n=16 , m=4 n=10 , m=4 普通编码器 二进制编码器 2n→n （重点） 分类 或 10→4 优先编码器 二—十进制编码器 （自阅）

  30. I0 Y2 I1 I2 3 位 二进制 编码器 Y1 I3 I4 I5 Y0 I6 I7 一、二进制编码器 对 N = 2n个信号用 n位二进制代码进行编码的电路 • 3 位二进制编码器(8 线- 3 线) 编码表 输 出 输 入 输 出 Y2Y1Y0 输 入 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 I0  I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。 0 11 1 0 0 Y2 = I4+I5+I6 +I7 函数式 1 0 1 Y1= I2+I3+I6+I7 11 0 Y0 = I1+I3+I5+I7 111

  31. Y2Y1Y0 Y2Y1Y0 ≥1 ≥1 ≥1 & & & I1I0 I7I6I5I4 I3I2 函数式 逻辑图 — 用或门实现 — 用与非门实现

  32. 2. 3 位二进制优先编码器 优先编码： 允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7  I0（人为设定） 函数式 编码表

  33. Y0 Y2 Y1 1 1 1 ≥1 ≥1 ≥1 & & 1 1 1 1 I4 I7 I6 I5 I3 I2 I1 I0 1 1 1 1 1 1 1 1 逻 辑 图 输入 输出 为原 变量 输入 输出 为反 变量

  34. I0 I2 I4 I6 I8 I1 I3 I5 I7 I9 Y0 Y1 Y2 Y3 二-十进制 编码器 二、二-十进制编码器（自阅） 对 0 ~ 9十个信号用 4 位二进制代码进行编码的电路。 1. 8421 BCD 编码器 2. 8421 BCD 优先编码器 3. 集成 10线 -4线优先编码器 （74147 74LS147） 三、几种常用编码（自阅） 1. 二-十进制编码 8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码 2. 其他 循环码（反射码或格雷码） ISO码 ANSCII（ASCII）码

  35. A0 Y0 A1 Y1 二进制 译码器 … … An-1 Ym-1 §3.3.2 译码器（Decoder） 编码的逆过程，将二进制代码翻译为原来的含义 一、二进制译码器(Binary Decoder) 输入 n 位 二进制代码 输出 m 个信号 m = 2n 3 线 — 8 线译码器 ★ 如： 2 线 — 4 线译码器 4 线 — 16 线译码器

  36. A0 Y0 0 0 0 3 位 二进制 译码器 Y1 0 0 1 A1 0 1 0 … 0 1 1 A2 Y7 1 0 0 1 0 1 1 1 0 1 1 1 1. 3位二进制译码器 ( 3 线 – 8 线) 真值表 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 函数式 1 0 0 0 0 0 0 0

  37. 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 & & & & & & & & A2 A2 A1 A1 A0 A0 1 1 1 A1 A2 A0 0 0 1 0 1 1 0 1 1 1 0 0 0 1 0 1 1 0 1 0 1 0 1 0 — 与门、原变量输出（图3.3.15自阅） 3 线 - 8 线译码器逻辑图 —与非门、反变量输出（图3.3.16） 工作原理：

  38. VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 16 15 14 13 12 11 10 9 74LS138 74LS138 A0 A1 A2 STB STC STA 1 2 3 4 5 6 7 8 S1 A0 A1 A2 S3 S2 A0 A1 A2 S3 S2 S1 Y7 地 2. 集成 3 线 – 8 线译码器-- 74LS138 引脚排列图 功能示意图 输入选通控制端 芯片才正常工作，否则不工作 仅当 真值表 （参阅表3.3.13） 注意：A2为高位，A0为低位

  39. 无输出 有输出 无输出 有输出 Y0 Y7 Y8 Y15 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y7 高位 74LS138 工作 禁止 禁止 工作 74LS138 低位 A0 A1 A2 STB STC STA A0 A1 A2 STB STC STA 1 3. 二进制译码器的级联 两片3 线 – 8 线 4 线-16 线 （级联后整个电路没有使能端） 与书上图3.3.18 略有不同 100  111 A0 A1 A2 A3 000  111 0 1

  40. 输 出 (1) (2) (3) 0 0 0 1 1 0 1 1 …… …… …… Y0 Y7 Y8 Y15 Y16 Y23 Y7 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y1 Y2 Y3 Y4 Y5 Y6 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y0 74LS138 (1) 74LS138 (3) 74LS138 (2) STB STC STA A0 A1 A2 STB STC STA A1 A2 STB STC STA A0 A1 A2 A0 1 A0 A1 A2 A3 A4 三片 3 线- 8 线 工禁 禁 禁工禁 5 线 - 24 线 禁 禁工 禁 禁 禁 全为 1

  41. 4. 二进制译码器的主要特点 功能特点： 输出端提供全部最小项 与门(原变量输出) 电路特点： 与非门(反变量输出) 二、二-十进制译码器（※ 自阅） (Binary-Coded Decimal Decoder) 将 BCD码翻译成对应十进制的十个数字输出信号 7442 74LS42 集成 4 线 –10 线译码器：

  42. a b f g c e d +VCC +VCC Ya + 5 V 0 0 0 0 1 0 1 0 0 0 Yb A3 Yc 0 0 0 1 0 1 1 1 0 0 显示 译码器 A2 Yd Ye 1 0 0 0 0 0 1 1 0 1 A1 Yf A0 0 1 1 0 0 0 1 1 1 0 Yg 共阳 R f d e b a c g 三、显示译码器 数码显示器 每字段是一只 发光二极管 半导体显示(LED) 液晶显示(LCD) 共阳极 — 低电平驱动 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 1 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1

  43. a b f g c e d +5 V g +VCC R a b c d e f Ya A3 Yb Yc A2 显示 译码器 Yd 0 0 0 1 0 0 0 0 1 0 Ye A1 Yf 0 1 0 0 0 0 1 1 0 1 A0 Yg 共阴 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 0 共阴极 — 高电平驱动 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1

  44. 显 示 译 码 器 真 值 表

  45. Ya Yb Yc Yd Ye Yf Yg & & 1 & & & & & & & & & & & & & & & & & & 1 1 1 1 A0 A1 A2 A3 驱动共阳极数码管的电路 — 输出低电平有效

  46. Ya Yb Yc Yd Ye Yf Yg ≥1 ≥1 1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 1 1 1 A0 A1 A2 A3 驱动共阴极数码管的电路 — 输出高电平有效

  47. 集成显示译码器 • 74LS47、 74LS247 ---- OC输出、无上拉电阻、“0”驱动 可驱动共阳极LED，如BS211 BS212 • 7448、 74LS48、 74248、 74LS248 ---- OC输出、有2K上拉电阻、“1”驱动 • 7449、74249、 74LS249 ---- OC输出、无上拉电阻、“1”驱动 可驱动共阴极LED ，如BS201 BS202

  48. 功能 （输入） 输 入 输入/输出 输 出 显示 字形 LT RBI A3 A2 A1 A0 BI/RBO a b c d e f g 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 灭灯 灭零 试灯 1 1 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × × × 1 0 0 × 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 × × × × 0 0 0 0 × × × × 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 【补充】七段显示译码器7448的功能表

  49. ：称为灯测试输入端，低电平有效。 当它为0时，数码管显示数字8，表明该数码管正 常工作；否则，数码管不能正常显示。 数码管正常显示时接高电平。 ：称为灭零输入端，低电平有效。 用于将无效的零灭掉。 ：称为消隐输入/灭零输出端，均为低电平有效。

  50. 例：用74LS48驱动共阴型LED数码管

More Related