第八章可编程逻辑器件

第八章可编程逻辑器件 8.1 概述 8.2 现场可编程逻辑阵列(FPLA)

8.1 概述 ROM由二极管与门阵列和二极管或门阵列组成，可用ROM实现组合逻辑函数。但是，二极管与门阵列组成了一个全译码电路，实现的是输入变量的全部最小项mi，而任何逻辑函数都可以化为最简与或表达式，与或表达式同样可用与门阵列和或门阵列来实现，而且可用最少的与门阵列和或门阵列来实现。可编程逻辑器件就是这样一种通用器件。可编程逻辑器件( Programmable Logic Device ) 简称PLD，是一种通用大规模集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。 PLD的优点：价格较便宜，操作简便，修改方便

Y0=C⊙D 如：用ROM实现：化成最小项之和形式，用地址译码器实现ABCD的所有最小项（16个），用或门阵列实现最小项之和（4个）。用PLD实现：化成最简与或表达式. 用与门阵列实现所有的乘积项（8个），用或门阵列实现乘积项之和（4个）

PLD的分类： • 根据有无寄存功能：可编程组合逻辑器件 • 可编程时序逻辑器件 • 按内部电路组成： PLA（可编程逻辑阵列） • PGA（可编程门阵列） • 按编程方式：熔丝编程 • 光擦编程 • 电擦编程 • 在线编程 • 可擦除PLA和可擦除PGA统称为可擦除PLD,简称EPLD.

国际、国内通用逻辑图形符号 三种基本连接

图8.1.1 PLD电路中门电路的惯用画法（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器

一个基本的PLD结构图 可实现2输入2输出的逻辑函数。

Y0=C⊙D 8.2现场可编程逻辑阵列（FPLA） • 任何逻辑函数式都可变成与-或表达式，因此任何逻辑函数都能用一级与逻辑和一级或逻辑电路来实现。 • FPLA的组成由可编程的“与”逻辑阵列和可编程的“或”逻辑阵列及输出缓冲器组成如要实现逻辑函数：

FPLA和ROM比较 • 电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成，不同点： • 1、ROM的与逻辑阵列是固定的，而FPLA的与逻辑阵列是可编程的； • 2、ROM是与逻辑阵列是全译码，而FPLA与逻辑阵列能产生的乘积项比ROM少得多； • 3、规格表示： • ROM：容量=字数×位数 • FPLA：输入变量数×与阵列输出端数×或阵列输出端数 • 如：82S100规格为：16×48×8 • FPLA的优点：有效的提高了芯片的利用率

FPLA输出缓冲器可用三态输出结构，也可用OC结构，还可以用可编程的异或门结构（如图）。图中XOR为输出极性控制编程单元：FPLA输出缓冲器可用三态输出结构，也可用OC结构，还可以用可编程的异或门结构（如图）。图中XOR为输出极性控制编程单元：

D C 4×7×2 B A W1 W2 W3 W4 W5 W6 W7 F1 D’2 F2 D’1 例1： • FPLA电路常用于实现组合逻辑电路，如前面所举例子，有4个输入端，7个乘积项，2个输出，为4×7×2结构

但是如果在FPLA电路中增加了触发器的也可实现时序逻辑电路。如P407 时序逻辑型FPLA电路结构。

第八章 可编程逻辑器件