第 7 章：事件管理器模块 (EV)

第7章：事件管理器模块(EV) • 7.1 事件管理器模块概述 • 7.2 通用定时器 • 7.3 比较单元 • 7.4 脉宽调制电路 • 7.5 捕获单元

7.1 事件管理器概述 最重要、最复杂的模块，为控制系统（运动控制和电机控制）的开发提供了强大功能。 • 1、事件管理器结构 • LF240x 两个事件管理器模块：EVA和EVB。 • 每个事件管理器模块包括：两个通用定时器(GP)、三个比较单元、三个捕获单元以及两个正交编码脉冲输入电路（QEP)。 • EVA和EVB功能相同，只是名称不同。

7.1 事件管理器概述 1、事件管理器结构通用定时器功能：具有计数／定时功能，可以为各种应用提供时基，并可以产生比较输出/PWM信号。比较单元功能：三个比较单元可以输出3组(6路)比较输出/PWM信号，且具有死区控制等功能。捕获单元功能：三个捕获单元可以记录输入引脚上信号跳变的时刻。 QEP电路功能：具有直接连接光电编码器脉冲的能力，可获得旋转机械的速度和方向等信息。事件管理器的特殊设计，使得事件管理器既可以实时控制电机（由PWM电路实现），同时还可以监视电机的运行状态（由QEP电路实现）。注意：输入跳变脉冲宽度至少保持两个CPU时钟周期才能被识别。

7.1 事件管理器概述 图7.1 EVA结构框图

7.1 事件管理器概述 事件管理器A和B的引脚描述

7.1 事件管理器概述 2、事件管理器寄存器及地址下面四个表列出EVA所有寄存器的地址，EVB的类似。

7.1 事件管理器概述

7.1 事件管理器概述 3、事件管理器中断中断组事件管理器中断总共分三组（A、B和C），每组均分配一个CPU中断(INT2，3或4)，具有各自不同的中断标志、中断使能寄存器和外设中断请求。如果EVAIMRx(x=A、B和C)相应的位=0，则EVAIFRx中的标志位被屏蔽(不产生中断请求信号)。因为每组中断均有多个中断源，所以CPU中断请求通过外设中断扩展控制器(PIE)模块来处理。外设中断寄存器(PIVR)中的值可以区分改组哪一个挂起的中断具有最高优先级。

7.1 事件管理器概述 中断请求有如下几个响应阶段中断源。如果外设中断发生，EVxIFRA、EVxIFRB、或EVxIFRC(x=A或B)相应的标志位被置1。中断使能。事件管理器中断可以分别由寄存器EVxIMRA、EVxIMRB或EVxIMRC(x=A或B)来使能或禁止。 PIE请求。如果中断标志位和中断屏蔽位被置1，那么外设会向PIE模块发送一个外设中断请求。 CPU响应。CPU接收到中断后，IFR相应的位被置1，并响应中断。CPU响应中断后，中断响应被软件控制。 PIE响应。PIE使用中断向量更新PIVR寄存器。中断软件。中断软件有两级响应，包括GISR和SISR。

7.1 事件管理器概述 功率驱动保护中断 PDPINTx可以用于向电动机的监视程序提供过电压、过电流和异常的温升等异常信息。为功率变换和电动机驱动等系统操作提供安全保证。如果PDPINTx中断被允许，则PDPINTx引脚电平变低后，则驱动所有PWM输出引脚为高阻态，同时产生一个中断请求。复位时，PDPINTx中断被使能。如果PDPINTx中断被禁止，则驱动PWM输出到高阻态的动作也被禁止。

7.1 事件管理器概述 中断标志寄存器 EV中断标志寄存器(EVxIFRx)是可读寄存器，当中断被屏蔽时，可通过软件查询EVxIFRx中相应的位来监测中断事件的发生。（1）EVA中断标志寄存器A(EVAIFRA)，映射地址：742Fh 位15-11：保留位10：T1OFINTFLAG，通用定时器1上溢中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位9：T1UFINTFLAG，通用定时器1下溢中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位8：T1CFINTFLAG，通用定时器1比较中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位7：T1PINTFLAG，通用定时器1周期中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位

7.1 事件管理器概述 （1）EVA中断标志寄存器A(EVAIFRA)，映射地址：742Fh 位6-4：保留位3：CMP3INT，比较单元3中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位2：CMP2INT，比较单元2中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位1：CMP1INT，比较单元1中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位0：PDPINTA，功率驱动保护中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位

7.1 事件管理器概述 （2）EVA中断标志寄存器B(EVAIFRB)，映射地址：7430h 位15-4：保留位3：T2OFINT FLAG，通用定时器2上溢中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位2：T2UFINT FLAG，通用定时器2下溢中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位1：T2CFINT FLAG，通用定时器2比较中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位0：T2PINT FLAG，通用定时器2周期中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位

7.1 事件管理器概述 （3）EVA中断标志寄存器C(EVAIFRC)，映射地址：7431h 位15-3：保留位2：CAP3OFINT FLAG，捕获单元3中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位1：CAP2OFINT FLAG，捕获单元2中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位位0：CAP1OFINT FLAG，捕获单元1中断标志位。读：0－标志被复位；1－标志被置位。写：0－无效；1－复位标志位

7.1 事件管理器概述 （4）EVA中断屏蔽寄存器A(EVAIFRA)，映射地址：742Ch 位15-11：保留位10：T1OFINTENABLE，通用定时器1上溢中断使能位。 0－禁止； 1－使能。位9：T1UFINTENABLE ，通用定时器1下溢中断使能位。 0－禁止； 1－使能。位8：T1CFINTENABLE ，通用定时器1比较中断使能位。 0－禁止； 1－使能。位7：T1PINTENABLE ，通用定时器1周期中断使能位。 0－禁止； 1－使能。

7.1 事件管理器概述 （4）EVA中断标志寄存器A(EVAIFRA)，映射地址：742Ch 位6-4：保留位3：CMP3INT ENABLE，比较单元3中断使能位。 0－禁止； 1－使能。位2：CMP2INT ENABLE ，比较单元2中断使能位。 0－禁止； 1－使能。位1：CMP1INT ENABLE ，比较单元1中断使能位。 0－禁止； 1－使能。位0：PDPINTA ENABLE ，功率驱动保护中断使能位。 0－禁止； 1－使能。

7.1 事件管理器概述 （5）EVA中断屏蔽寄存器B(EVAIFRB)，映射地址：742Dh 位15-4：保留位3：T2OFINTENABLE，通用定时器2上溢中断使能位。 0－禁止； 1－使能。位2：T2UFINTENABLE ，通用定时器2下溢中断使能位。 0－禁止； 1－使能。位1：T2CFINTENABLE ，通用定时器2比较中断使能位。 0－禁止； 1－使能。位0：T2PINTENABLE ，通用定时器2周期中断使能位。 0－禁止； 1－使能。

7.1 事件管理器概述 （6）EVA中断屏蔽寄存器C(EVAIFRC)，映射地址：742Eh 位15-3：保留位2：CAP3INTENABLE ，捕获单元3中断使能位。 0－禁止； 1－使能。位1：CAP2INTENABLE ，捕获单元2中断使能位。 0－禁止； 1－使能。位0：CAP1INTENABLE ，捕获单元1中断使能位。 0－禁止； 1－使能。

7.2 通用定时器 1、通用定时器概述每个事件管理模块有两个通用定时器(GP)，这些定时器可以为下列应用提供独立的时间基准：控制系统中采样周期产生。为QEP电路和捕获单元的操作提供时间基准。为比较单元和相应的PWM电路操作提供时间基准。

7.2 通用定时器 1、通用定时器概述定时器结构如图7-3所示，由图可知，每个定时器包括: 一个可读写的16位双向计数器的寄存器TxCNT，它存储了计数器的当前值，并根据计数方向进行增计数或减计数。一个可读写的16位定时器比较寄存器TxCMPR。一个可读写的16位定时器周期寄存器TxPR。一个可读写的16位定时器控制寄存器TxCON。时钟预定标器。控制和中断逻辑。一个GP定时器比较输出引脚，TxCMP。输出条件逻辑。其他全局控制寄存器

7.2 通用定时器

7.2 通用定时器 2、通用定时器功能模块各GP定时器之间可独立工作或同步工作； GP定时器的比较寄存器可用作比较功能或PWM波形发生； 3种连续GP定时器增/减计数方式； GP定时器的输入时钟可进行可编程预定标； GP定时器向EV的子模块提供时基；周期和比较寄存器的双缓冲允许编程改变PWM的周期和脉冲宽度；控制寄存器规定了GP定时器针对不同定时器事件所采取的操作，并指明4个GP定时器的计数方向。

7.2 通用定时器 通用定时器的输入 􀁺 内部CPU时钟。 􀁺 外部时钟TCLKINA/B，最高频率是CPU时钟频率的1／4。 􀁺 方向输入TDIRA/B ，控制通用定时器增／减计数。 􀁺 复位信号RESET。通用定时器的输出 􀁺 通用定时器比较输出TxCMP(x＝1、2、3、4）。 􀁺 到ADC模块的ADC转换启动信号。 􀁺 自身的比较逻辑和比较单元的下溢、上溢、比较匹配和周期匹配信号。 􀁺 计数方向指示位。

7.2 通用定时器 单个通用定时器控制寄存器(TxCON) 决定定时器的操作模式，每个定时器都可独立配置，具有如下意义： GP定时器处于4种计数模式中的哪一种； GP定时器使用外部还是内部CPU时钟；输入时钟使用8种预定标因子中哪一种；什么条件下重新装载定时器的比较寄存器； GP定时器是否能使； GP定时器的比较操作是否能使； GP定时器2使用自己的还是GP定时器1的周期寄存器(EVA)； GP定时器4使用自己的还是GP定时器3的周期寄存器(EVB)；

7.2 通用定时器 TxCON(x＝1，2，3或4)的映射地址为：7404h(T1CON)、7408h(T2CON)、7504h(T3CON)和7508h(T4CON)。位15-14：Free，Soft，仿真控制位 00：仿真挂起时立即停止 01：仿真挂起时当前定时周期结束后停止 1x：操作不受仿真挂起的影响位13：保留。位12-11：TMODE1/TMODE0，4种计数模式选择 00：停止/保持 01：连续增／减计数模式 10：连续增计数模式 11：定向的增／减计数模式

7.2 通用定时器 位10-8：TPS2/TPS0，输入时钟定标器 000—x／1100—x／16 001—x／2 101—x／32 010—x／4 110—x／64 011—x／8 111—x／128 x=输入时钟频率位7：T2SWT1/T4SWT3，定时器2、4周期寄存器选择位 0：定时器2、4使用自身的周期寄存器。 1：不用自身的周期寄存器，使用T1CON(EVA)或T3CON(EVB)的定时器使能位来使能或禁止操作。位6： TENABLE，定时器使能与禁止 0：禁止定时器操作。使定时器保持并且使预定标计数器复位 1：允许定时器操作。

7.2 通用定时器 位5-4：TCLKS1/TCLKS0，时钟源选择 00：内部时钟； 01：外部时钟； 10：保留； 11：正交编码脉冲电路，只适用于T2CON和T4CON 位3-2：TCLD1/TCLD0，定时器比较寄存器重载条件。 00：计数器的值为0时重载 01：计数器的值为0或等于周期寄存器的值时重载 10：立即； 11：保留位1：TECMPR，定时器比较使能与禁止。 0：禁止定时器比较操作; 1：使能定时器比较操作位0：SELT1PR，周期寄存器选择 0：使用自己的周期寄存器 1：使用T1PR(EVA)或T3PR(EVB)作周期寄存器而忽略自己的周期寄存器。

7.2 通用定时器 全局通用定时器控制寄存器(GPTCONA/B) 规定了通用定时器针对不同定时器事件所采取的动作，并指明了它们的计数方向。映射地址为7400h和7500h。位15：保留位位14：T2STAT，通用定时器2的状态，只读。 0：递减计数； 1：递增计数位13： T1STAT，通用定时器1的状态，只读。 0：递减计数； 1：递增计数位12-11：保留位。位10-9： T2TOADC，使用通用定时器2启动ADC事件。 00：无事件启动ADC(模数转换) 01：设置下溢中断标志来启动ADC(模数转换) 10：设置周期中断标志来启动ADC(模数转换) 11：设置比较中断标志来启动ADC(模数转换)

7.2 通用定时器 位8-7： T1TOADC，使用通用定时器1启动ADC事件。 00：无事件启动ADC(模数转换) 01：设置下溢中断标志来启动ADC(模数转换) 10：设置周期中断标志来启动ADC(模数转换) 11：设置比较中断标志来启动ADC(模数转换) 位6： TCOMPOE，比较输出使能，如果PDPINTx有效则该位设置为0 0：禁止所有通用定时器比较输出(所有比较输出都置于高阻态） 1：使能所有通用定时器比较输出位5-4：保留位。位3-2： T2PIN，通用定时器2比较输出极性 00：强制低 01：低有效 10：高有效 11：强制高位1-0： T1PIN，通用定时器1比较输出极性 00：强制低 01：低有效 10：高有效 11：强制高

7.2 通用定时器 通用定时器的比较寄存器与通用定时器相关的比较寄存器存储着持续与通用定时器的计数器进行比较的值，匹配时将产生如下事件：根据GPTCONA/B位的设置不同，相关的比较输出发生跳变或启动ADC；相应的中断标志将被置位；如中断未被屏蔽将产生中断请求。通过设置TxCON的相关位，可使能或禁止比较操作。比较操作和输出适合任何一种定时模式。比较寄存器的地址为：7402h(T1CMPR)、7406h(T2CMPR)、7502h(T3CMPR)和7506h(T4CMPR)。

7.2 通用定时器 通用定时器的周期寄存器决定了定时器的周期，当周期寄存器的值和定时器计数器的值匹配时，GP定时器的操作就停止并保持当前值，并根据计数器所采用的计数方式执行复位或开始递减计数。周期寄存器的地址为：7403h(T1PR)、7407h(T2PR)、7503h(T3PR)和7507h(T4PR)。

7.2 通用定时器 通用定时器的比较和周期寄存器的双缓冲通用定时器的比较寄存器和周期寄存器是双缓冲的，允许在一个周期中的任何时刻去更新周期寄存器和比较寄存器，以便改变下一个周期的定时器周期和PWM的脉冲宽度。比较寄存器的加载情况可能是下列情况之一：在写信息到影子寄存器后立即加载；下溢时，即通用定时器计数值为0时；下溢或周期匹配时，即当计数器值为0或计数器值等于周期寄存器的值时。注意：(1)初始化周期寄存器；(2)当相应的比较操作被禁止时，新装入值直接进入工作的比较寄存器。

7.2 通用定时器 通用定时器的比较输出通用定时器的比较输出可规定为高有效、低有效、强制高或强制低，取决于GPTCONA/B中的位如何配置。通用定时器计数方向由寄存器GPTCONA/B相应的位来反映，即位TxSTAT： 1：增计数方向； 0：减计数方向。当GP定时器处于定向增/减计数模式时，输入引脚TDIRA/B决定了计数的方向。当TDIRA/B为高电平时，规定为增计数；否则为减计数。

7.2 通用定时器 通用定时器的同步通过正确配置T2CON和T4CON寄存器，通用定时器2可与通用定时器1实现同步(EVA)；通用定时器4可与通用定时器3实现同步(EVB)。实现步骤如下(EVA为例)：置T1CON寄存器中TEMABLE位为1，且置T2CON寄存器中T2SWT1位为1，同时启动两个定时器的计数器；在启动同步操作前，将通用定时器1和2的定时计数器初始化成不同的值；置T2CON寄存器中SELT1PR位为1，使通用定时器2将通用定时器1的周期寄存器作为自己的周期寄存器使用。

7.2 通用定时器 3、通用定时器的计数操作每个GP定时器有四种可选的操作模式：停止/保持模式连续递增计数模式定向增/减计数模式连续增/减计数模式相应的定时器控制寄存器TxCON中的位的形式决定了通用定时器的操作模式。

7.2 通用定时器 停止/保持模式通用定时器停止操作并保持其当前状态，定时器的计数器、比较输出和预定标计数器都保持不变。连续递增计数模式通用定时器将按照已定标的输入时钟计数，直到定时器计数器的值和周期寄存器的值匹配为止。产生周期匹配之后在下一个输入时钟的上升沿，定时器复位为0 ，开始另一个计数周期。在产生周期匹配的两个CPU时钟周期后，周期中断被置位，产生一个中断请求，也可作ADC转换启动信号。定时器变成0的两个时钟周期之后，定时器的下溢中断标志被置位，也可发出一个ADC启动信号。

7.2 通用定时器 连续递增计数模式定时器计数到FFFFh后，定时器的上溢中断标志在两个CPU时钟周期之后被置位。定时器初值可以是0000h－FFFFh之间的任何值。如果初值大于周期寄存器的值时，定时器将计数到FFFFh后复位为0，然后从0开始继续计数。如果初值等于周期寄存器的值时，周期中断标志被置位，定时器复位为0，下溢中断标志被置位，然后从0开始继续计数。本模式特别适于边沿触发或非对称PWM波形产生，也适于电机和运动系统的采样周期。

7.2 通用定时器 例7.11给出了通用定时器1在连续增计数模式下的初始化例程。 LDP #DP_EVA ;指向7400h～7480h单元 SPLK #41H，GPTCONA ;TCOMPOE=1 允许定时器比较输出 SPLK #5H，T1PR ;设置周期寄存器 SPLK #3H，T1CMPR ;设置比较寄存器 SPLK #0H，T1CNT ;设置计数寄存器 SPLK #0174EH，T1CON ;TMODE=10 连续增计数模式，TPS=111 预分频为128 ;TENABLE=1 定时器计数使能，TCLKS=00 内部时钟 ;TECMPR=1 定时器1比较使能，SELT1PR=0

7.2 通用定时器 定向增/减计数模式定时器根据TDIRA／B引脚的输入，对定标的时钟进行递增或递减计数。周期、下溢、上溢中断标志位、中断以及相应的动作与连续递增计数模式一样。定时器2和4的本模式可用于正交编码脉冲电路，在这种情况下，正交编码脉冲电路为定时器2和4提供计数时钟和方向，也可用于运动/电机控制和电力电子设备应用中的外部事件定时。

7.2 通用定时器 例7.2定向增/减计数模式的初始化例程 LDP #DP_EVA ;指向7400h～7480h单元 SPLK #41H，GPTCONA ;TCOMPOE=1 允许定时器比较输出 SPLK #5H，T1PR ;设置周期寄存器 SPLK #3H，T1CM ;设置比较寄存器 SPLK #0H，T1CN ;设置计数寄存器 SPLK #01F4EH，T1CON ;TMODE=11 定向增/减计数模式，TPS=111预分频为12 ;TENABLE=1 定时器计数使能，TCLKS=0 内部时钟 ;TECMPR=1 定时器1比较使能，SELT1PR=0

7.2 通用定时器 连续增/减计数模式此种模式与定向的增/减计数模式一样，但是在本模式下，引脚TDIRA/B的状态对计数的方向没有影响。定时器的计数方向仅在定时器的值达到周期寄存器的值时(或FFFFh，如果初始定时器的值大于周期寄存器的值)，才从递增计数变为减计数。定时器的计数方向仅当计数器的值为0时才从减计数变为增计数。本模式特别适于对称PWM波形产生，该波形广泛应用于电机/运动控制和电力电子设备中。

7.2 通用定时器 例7.3连续增/减计数模式的初始化例程 LDP #DP_EVA ;指向7400h～7480h单元 SPLK #41H，GPTCONA ;TCOMPOE=1 允许定时器比较输出 SPLK #5H，T1PR ;设置周期寄存器 SPLK #3H，T1CMPR ;设置比较寄存器 SPLK #0H，T1CNT ;设置计数寄存器 SPLK #0F4EH，T1CON ;TMODE=01 连续增/减计数模式，TPS=111 预分频为128 ;TENABLE=1 定时器计数使能，TCLKS=00 内部时钟 ;TECMPR=1 定时器1比较使能，SELT1PR=0

7.2 通用定时器 4、通用定时器比较操作 GP定时器的值连续地与相应的比较寄存器的值比较，当两个值相等时，就会发生比较匹配。可通过对TxCON.1置1来使能比较操作。比较操作使能后，当发生比较匹配时，会发生以下情况：比较中断标志置1。相应的PWM输出将发生跳变。如用于启动ADC，则产生一个ADC启动信号。

7.2 通用定时器 PWM输出转换 PWM输出的转换由一个非对称和对称的波形发生器和相应的输出逻辑控制，并且依赖于以下条件： 􀁺GPTCONA/B寄存器中相应位的定义。 􀁺定时器所处的计数模式。 􀁺在连续增／减计数模式下的计数方向。非对称和对称波形发生器依据通用定时器所处计数模式，产生一个非对称和对称的PWM波形输出。

7.2 通用定时器 非对称波形的发生在连续增计数模式时，通用定时器会产生一个非对称波形的PWM脉冲，如图7.7所示。决定波形发生器输出状态的情况：计数操作开始前为0；保持不变直到比较匹配发生；比较匹配时，产生触发；如果下一周期新的比较值不为0，则发生周期匹配的周期结束后复位为0 非对称PWM波形的特点：比较寄存器值的改变只影响PWM脉冲的单边。

7.2 通用定时器 对称波形的发生在连续增/减计数模式时，通用定时器会产生对称波形，如图7.8所示。决定波形发生器输出状态的情况：计数操作开始前为0；保持不变直到第一次比较匹配；第一次比较匹配时，产生触发；保持不变直到第二次比较匹配；第二次比较匹配时，产生触发；保持不变直到周期结束；如果没有第二次匹配且下一周期的新比较值不为0，则在周期结束后复位为0。注意：输出逻辑决定了所有输出引脚的有效状态。

7.2 通用定时器 输出逻辑进一步调节波形发生器的输出，以生成最终的PWM波形输出，来控制各种不同类型的功率设备。可通过配置GPTCONA/B寄存器的相应位来设置高有效、低有效、强制高或强制低的PWM输出。当PWM输出设置为高有效时，它的极性与波形发生器的输出极性相同。当PWM输出设置为低有效时，极性相反。 GPTCONA/B寄存器的相应位设定后，PWM输出也可被强制为高电平或低电平。出现下列任何一种情况时，所有的通用定时器PWM输出都置为高阻态：软件将GPTCONA/B.6置成0； PDPINx引脚上的电平被拉低并未被屏蔽；任何一个复位事件发生；软件将TxCON.1置为1。

7.2 通用定时器 有效/无效时间计算连续增计数模式无效相位长度：比较寄存器中的值从计数周期开始到发生第一次比较匹配之间经过的时间。有效相位长度：输出脉冲宽度等于(TxPR-TxCMPR+1)个定标的输入时钟周期。当TxCMPR=0时，通用定时器的比较输出在整个周期中有效。当TxCMPR>TxPR时，有效相位长度=0。连续增/减计数模式有效相位长度：输出脉冲宽度等于(TxPR-TxCMPRup+TxPR-TxCMPRdn)个定标的输入时钟周期。如果TxCMPRup=0，比较输出在周期开始时有效；如果TxCMPRdn=0，输出将保持有效到周期结束。当TxCMPRup>=TxPR，第一次跳变不发生；当TxCMPRdn>=TxPR，第二次跳变也不发生；同时满足两个条件时，比较输出在整个周期中都无效。

第 7 章： 事件管理器模块 (EV)