1 / 41

第七章 半导体存储器

存储器 —— 用以存储二进制信息的器件 。 半导体存储器的分类： 根据使用功能的不同，半导体存储器可分为两大类： （ 1 ）随机存取存储器（ RAM ）也叫做读 / 写存储器。既能方便地读出所存数据，又能随时写入新的数据。 RAM 的缺点是数据易失，即一旦掉电，所存的数据全部丢失。 （ 2 ）只读存储器（ ROM ）。其内容只能读出不能写入。 存储的数据不会因断电而消失，即具有非易失性。 存储器的容量：存储器的容量 = 字长（ n ） × 字数（ m ）. 第七章 半导体存储器. 一． RAM 的基本结构

isabelle-duncan
Download Presentation

第七章 半导体存储器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 存储器——用以存储二进制信息的器件。 半导体存储器的分类： 根据使用功能的不同，半导体存储器可分为两大类： （1）随机存取存储器（RAM）也叫做读/写存储器。既能方便地读出所存数据，又能随时写入新的数据。RAM的缺点是数据易失，即一旦掉电，所存的数据全部丢失。 （2）只读存储器（ROM）。其内容只能读出不能写入。 存储的数据不会因断电而消失，即具有非易失性。 存储器的容量：存储器的容量=字长（n）×字数（m） 第七章 半导体存储器

  2. 一．RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 7.1 随机存取存储器（RAM）

  3. 图中，1024个字排列成32×32的矩阵。 为了存取方便，给它们编上号。 32行编号为X0、X1、…、X31， 32列编号为Y0、Y1、…、Y31。 这样每一个存储单元都有了一个固定的编号，称为地址。 1. 存储矩阵

  4. 2．地址译码器——将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。2．地址译码器——将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 采用双译码结构。 行地址译码器：5输入32输出，输入为A0、A1 、…、A4， 输出为X0、X1、…、X31； 列地址译码器：5输入32输出，输入为A5、A6 、…、A9，输出为Y0、Y1、…、Y31， 这样共有10条地址线。 例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X1＝1、列选线Y0＝1，选中第X1行第Y0列的那个存储单元。

  5. 3． RAM的存储单元 例. 六管NMOS静态存储单元

  6. 当选片信号CS＝1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，输入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作；当选片信号CS＝1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，输入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作； 4. 片选及输入/输出控制电路 当CS＝0时，芯片被选通：当 ＝1时，G5输出高电平，G3被打开，于是被选中的单元所存储的数据出现在I/O端，存储器执行读操作； 当 ＝0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以互补的形式出现在内部数据线上，存储器执行写操作。

  7. 读出操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在 线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态。 二. RAM的工作时序（以写入过程为例）

  8. 1．位扩展 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 三． RAM的容量扩展

  9. 2．字扩展 用8片1K×8位RAM构成的8K×8位RAM。

  10. RAM的芯片简介(6116) • 6116为2K×8位静态CMOSRAM • 芯片引脚排列图： • A0～A10是地址码输入端，D0～D7是 • 数据输出端， 是选片端， • 是输出使能端， 是写入控制端。

  11. （2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。（2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。 7.2 只读存储器(ROM) 一． ROM的分类 按照数据写入方式特点不同，ROM可分为以下几种： （1）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。 （3）光可擦除可编程ROM（EPROM）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。 （4）电可擦除可编程ROM（E2PROM）。也是采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。 （5）快闪存储器（Flash Memory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100次以上。

  12. 二．ROM的结构及工作原理 1. ROM的内部结构 由地址译码器和存储矩阵组成。

  13. 2. ROM的基本 工作原理： 由地址译码器 和或门存储矩阵组成。 例：存储容量为4×4的ROM

  14. 二极管固定ROM举例 （1）电路组成： 由二极管与门和 或门构成。 与门阵列组成 译码器，或门 阵列构成存储 阵列。

  15. （2）输出信号表达式 与门阵列输出表达式： 或门阵列输出表达式： （3）ROM存储内容的真值表

  16. 1.作函数运算表电路 【例7.2—1】试用ROM构成能实现函数y=x2的运算表电路，x的取值范围为0～15的正整数。 三． ROM的应用 【解】（1）分析要求、设定变量 自变量x的取值范围为0～15的正整数，对应的4位二进制正整数，用B=B3B2B1B0表示。根据y=x2的运算关系，可求出y的最大值是152＝225，可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。 （2）列真值表—函数运算表

  17. Y7=m12+m13+m14+m15 （3）写标准与或表达式 Y6=m8+m9+m10+m11+m14+m15 Y5=m6+m7+m10+m11+m13+m15 Y4=m4+m5+m7+m9+m11+m12 Y3=m3+m5+m11+m13 Y2=m2+m6+m10+m14 Y1=0 Y0= m1+m3+m5+m7+m9+m11+m13+m15 (4)画ROM存储矩阵结点连接图 为做图方便，我们将ROM矩阵中的二极管用节点表示。

  18. 【解】 （1）写出各函数的标准与或表达式： 按A、B、C、D顺序排列变量，将Y1、Y2、Y4扩展成为四变量逻辑函数。 2.实现任意组合逻辑函数 【例7.2—2】试用ROM实现下列函数：

  19. （2）选用16×4位ROM，画存储矩阵连线图：

  20. 四．EPROM举例——2764

  21. 五.ROM容量的扩展 （1）字长的扩展（位扩展） 现有型号的EPROM，输出多为8位。 下图是将两片2764扩展成8k×16位EPROM的连线图。

  22. 用8片2764扩展成64k×8位的EPROM： （2）字数扩展（地址码扩展）

  23. §7.3 可编程逻辑器件（PLD） 一、 PLD的 特点：结构灵活、性能优越、设计简单。 二、PLD的电路表示法： • 1、连接方式： 1）组成：PLD电路由与门和或门阵列两种基本的门阵列组成。 2）结构图： 3）连接方式：A、硬线连接：硬线连接是固定连接，不可以编程改变；B、可编程“接通”单元：它依靠用户编程来实现“接通”连接；C、可编程“断开”单元（被编程擦除单元）：编程实现断开状态。

  24. 基本的PLD结构图

  25. PLD连接方式 （b）

  26. 表7.3.1 PLD输入缓冲器真值表

  27. 2、PLD的主要类型：1）PROM（可编程只读存储器）结构：固定连接的与或门阵列和可编程连接的或门阵列。2）PLA（可编程逻辑阵列）结构：组合和时序电路。3）PAL（可编程阵列逻辑）结构：可编程的与门阵列和固定连接的或门阵列。4）GAL（通用阵列逻辑）结构：一个与门阵列、一个或门阵列以及一个输出逻辑宏单元。 • 3、采用PLD进行数字系统逻辑设计，不仅可以使逻辑功能的实现变得灵活方便，而且可减小系统体积、降低成本、提高可靠性。

  28. 三、可编程通用阵列逻辑器件（GAL） • 1、PAL的不足：1）不能改写。2）不同输出结构的PAL对应不同型号的PAL器件，不便于用户使用。 • 2、GAL的优点：具有可擦除、可重新编程和可重新配置其结构等功能。 • 3、GAL的基本结构： 1）GAL器件分两大类：一类为普通型GAL，其与或阵列结构与PAL相似，另一类为新型GAL，其与或阵列均可编程。 2）按门阵列结构分类：A、与门阵列可编程，或门阵列固定连接。B、与门阵列和或门阵列都可编程。

  29. §7.4复杂的可编程逻辑器件（CPLD） ISP（在系统编程）：是指可以在用户自己设计的目标系统上，为实现预定逻辑功能而对逻辑器件进行编程或改写。 一、ISP技术的特点：1）实现了硬件设计软件化；2）简化了设计与调试过程；3）有利于硬件现场升级；4）有利于降低系统成本，提高系统可靠性；5）器件制造工艺先进，工作速度快，功耗低，集成度高，使用寿命长。

  30. 二、ISP器件的种类： ISPLSI（在系统编程的大规模集成电路），ISPGAL（在系统编程的通用阵列逻辑）； ISPLSI：具有集成度高、工作速度快、可靠性好、灵活方便等优点。广泛用于数据处理、图形处理、空间技术、通信、自动控制等领域。 ISPGAL：具有传输时延短、工作速度快、输出单元容纳的乘积项多等优点。适宜于状态控制、数据处理、通信工程、测量仪器等。

  31. 三、ISPLSI逻辑器件的结构： ISPLSI逻辑器件是基于与、或阵列结构的复杂PLD产品。芯片由全局布线区、通用逻辑块、输出布线区、输入输出单元、巨块输出使能控制电路、时钟分配网络等主要功能块组成。 四、设计步骤： 1）逻辑设计规划；2）设计输入；3）设计检验；4）布局布线；5）逻辑模拟；6）熔丝图生成；7）下载编程。它们均是在ISP器件开发的硬、软件环境下完成的。

More Related