160 likes | 246 Views
4.5.1 存储器的读写周期 4.5.2 存储空间的分配 4.5.4 P C 机存储系统的层次结构 4.5.5 存储器的管理. 图 1 HM628128 管脚排列及说明. 读周期:. 地址撤销. 地址有效. 数据输出. CS 有效. CS 复位. 写周期:. 写命令有效. 地址撤销. 地址有效. 数据有效. CS 有效. CS 复位. DRAM 时序. 读周期:行地址有效-行选择信号有效-列地址有效-列选择信号有效-数据输出-行选择信号、列选择信号及地址撤销
E N D
4.5.1存储器的读写周期 • 4.5.2存储空间的分配 • 4.5.4 PC机存储系统的层次结构 • 4.5.5 存储器的管理
读周期: 地址撤销 地址有效 数据输出 CS有效 CS复位
写周期: 写命令有效 地址撤销 地址有效 数据有效 CS有效 CS复位
DRAM时序 读周期:行地址有效-行选择信号有效-列地址有效-列选择信号有效-数据输出-行选择信号、列选择信号及地址撤销 写周期:行地址有效-行选择信号有效-列地址、数据有效-列地址信号有效-写入命令-数据输入-行选择信号、列选择信号及地址撤销
存储空间的分配 图4-22 IBM PC/XT存储空间的分配 通常1MB空间分为3个区,即RAM区、保留区和ROM区。 返回本节
PC机存储系统的层次结构 CPU Cache 主存 辅存 辅助硬件 辅助软/硬件 虚拟存储器 存储系统结构图 下一节
Cache基本原理 Cache是为了解决CPU和主存之间速度匹配问题而采用的一项重要技术。 特点: • 高速: 存取速度比主存快,以求与CPU匹配。由高速的SRAM组成,全部功能由硬件实现,保证了高速度。 • 容量小:因价格贵,所以容量较小,一般为几百KB,作为主存的一个副本可分为片内Cache和片外Cache。
Cache工作原理 Cache组织除了有SRAM外,还要有相应的控制逻辑 · Cache的基本操作: CPU首先在Cache中进行比较(可使用相联存储器) 数据在Cache中---无需访存,直接从Cache中存取(需地址变换) 数据不在Cache中---则进行主存读写,同时,把该数据所在的块复制到Cache中。 返回
4.5.5 存储器的管理 1.实地址方式 实地址方式是80286~80486最基本的工作方式,寻址范围只能在1MB范围内,故不能管理和使用扩展存储器。它在复位时,启动地址为FFFF0H,在此安装一个跳转指令,进入上电自检和自举程序。
2.虚地址保护方式 (1)存储器管理机制:80386先使用段机制,把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址,然后再用分页机制把线性地址转化为物理地址 (2)分段分页机制:是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。
(3)保护:第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏;第二是为每一个任务分配不同的虚地址空间,从而使不同任务之间完全隔离,实现任务的保护。(3)保护:第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏;第二是为每一个任务分配不同的虚地址空间,从而使不同任务之间完全隔离,实现任务的保护。 (4)虚拟存储器的概念:由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。
3.虚拟8086方式 支持存储管理、保护及多任务环境中执行8086程序,创建一个在虚拟8086方式下执行8086程序的任务,可以使CPU同时执行三个任务:以32位虚地址保护方式执行第一个任务的80386程序;以16位虚地址保护方式执行第二个任务的80286程序;以虚拟8086方式执行第三个任务的8086程序。 返回本节
本章学习小结 l掌握半导体存储器的分类、组成及组成部件的作用及工作原理。 l掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。 l掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。 l了解存储器的读写周期和层次结构。