第 3 章 逻辑门电路

1. 第3 章　逻辑门电路 概　述 三极管的开关特性 TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用 本章小结

2. 3.1概 述 主要要求： 了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。

3. 指用以实现基本逻辑关系和 常用复合逻辑关系的电子电路。 门电路(Gate Circuit) 是构成数字电路的基本单元之一 与门 或门 非门 异或门 与非门 或非门 与或非门 TTL集成门电路 CMOS集成门电路 普通门 (推拉式输出) 输出 开路门 CMOS 传输门 三态门 一、门电路的作用和常用类型 按逻辑功能不同分 按电路结构不同分 　　输入端和输出端都用三极管的逻辑门电路。 　　用互补对称 MOS 管构成的逻辑门电路。 CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分

4. 0 1 高电平 高电平 低电平 低电平 1 0 负逻辑体制 正逻辑体制 二、高电平和低电平的含义 高电平和低电平为某规定范围的电位值，而非一固定值。 高电平信号是多大的信号？低电平信号又是多大的信号？ 由门电路种类等决定

5. 3.2三极管的开关特性 主要要求： 理解三极管的开关特性。 掌握三极管开关工作的条件。

6. iC 临界饱和线 T M S IB(sat) IC(sat) Q + A uBE - O UCE(sat) N uCE C B uBE < Uth E 一、三极管的开关作用及其条件 放大区 三极管为什么能用作开关？怎样控制它的开和关？ 负载线 饱 和 区 截止区 uI=UIL 三极管 截止状态 等效电路 三极管关断的条件和等效电路 当输入 uI 为低电平，使 uBE < Uth时，三极管截止。 iB  0，iC  0，C、E 间相当于开关断开。 Uth为门限电压

7. iC 临界饱和线 T M S IB(sat) IC(sat) Q A O UCE(sat) N uCE C B uBE < Uth E 一、三极管的开关作用及其条件 uI 增大使iB 增大，从而工作点上移， iC 增大，uCE 减小。 S 为放大和饱和的交界点，这时的 iB 称临界饱和基极电流，用 IB(sat) 表示；相应地，IC(sat) 为临界饱和集电极电流； UBE(sat) 为饱和基极电压；UCE(sat) 为饱和集电极电压。对硅管， UBE(sat)  0.7V， UCE(sat)  0.3V。在临界饱和点三极管仍然具有放大作用。 放大区 饱 和 区 截止区 三极管 截止状态 等效电路 uI 增大使 uBE > Uth时，三极管开始导通，iB > 0，三极管工作于放大导通状态。

8. iC 临界饱和线 T M S IB(sat) IC(sat) Q + A uBE - O UCE(sat) N uCE C B uBE < Uth E C B UBE(sat) UCE(sat) iB ≥IB(sat) E 一、三极管的开关作用及其条件 放大区 饱 和 区 截止区 uI=UIH 三极管 截止状态 等效电路 三极管开通的条件和等效电路 　　当输入uI 为高电平，使 iB ≥IB(sat)时，三极管饱和。 三极管 饱和状态 等效电路 uBE UCE(sat)  0.3 V  0， C、E 间相当于开关合上。

9. 开关工作的条件 饱和条件 截止条件 uBE ＜Uth iB ＞IB(Sat) 可靠截止条件为 uBE ≤ 0 由于UCE(Sat) 0，因此饱和后 iC 基本上为恒值， iC IC(Sat) = iB 愈大于 IB(Sat) ， 则饱和愈深。

10. +5 V uI UIH UIL O t U -0.7 V 因为 iB = IH R B [例]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使三极管开关工作,试选择RB 值,并对应输入波形画出输出波形。 解：(1)根据开关工作条件确定RB 取值 uI = UIL = 0.3 V 时,三极管满足截止条件 uI = UIH = 3.6 V 时,为使三极管饱和,应满足iB > IB(sat) 所以求得 RB < 29 k，可取标称值 27 k。

11. uI UIH uO/V UIL O 5 t 0. 3 O t (2)对应输入波形画出输出波形 三极管截止时， iC  0，uO  +5 V 三极管饱和时， uO UCE(sat)  0.3 V 　　可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。由于输出信号与输入信号反相，故又称三极管反相器。

12. 二、三极管的动态开关特性 uI UIH UIL O t iC IC(sat) t O uO VCC UCE(sat) O t uI 从 UIH负跳到时 UIL，三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。 uI 从 UIL 正跳到 UIH 时，三极管将由截止转变为饱和，iC 从 0 逐渐增大到 IC(sat)，uC 从 VCC 逐渐减小为 UCE(sat)。 　　上例中三极管反相器的工作波形是理想波形，实际波形为 ：

13. uI UIH UIL O t iC 0.9IC(sat) IC(sat) 0.1IC(sat) toff ton t O uO VCC UCE(sat) O t 二、三极管的动态开关特性 uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称为三极管开通时间。 uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称为三极管关断时间。 通常 toff > ton 　　开关时间主要由于电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。 通常工作频率不高时，可忽略开关时间，而工作频率高时，必须考虑开关速度是否合适，否则导致不能正常工作。

14. 三、抗饱和三极管简介 C C C SBD SBD B B B E E 抗饱和三极管的开关速度高 ① 没有电荷存储效应 ② SBD 的导通电压只有 0.4 V 而非 0.7 V， 因此 UBC = 0.4 V 时，SBD 便导通，使 UBC 钳在 0.4 V 上，降低了饱和深度。 在普通三极管的基极和集电极之间并接一个肖特基势垒二极管(简称 SBD)。

15. 3.3TTL 集成逻辑门 主要要求： 了解 TTL 与非门的组成和工作原理。 掌握 TTL 基本门的逻辑功能和主要外特性。 了解集电极开路门和三态门的逻辑功能和应用。 了解 TTL 集成逻辑门的主要参数和使用常识。

16. VCC +5V R4 R2 50  R1 900  8.2 k C2 B1 V3 V3 V4 R5 A V2 V2 V1 V1 3.5 k C1 Y B E2 C V5 V5 RC 逻辑符号 RB 250  500  VD1 VD2 VD3 V6 V6 输入级 中间倒相级 输出级 STTL系列与非门电路 一、TTL 与非门的基本组成与外特性 (一)典型TTL 与非门电路 输出级由 V3、V4、 R4、R5和V5组成。其中V3 和 V4 构成复合管，与 V5 构成推拉式输出结构，提高了负载能力。 输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、B、C 的与运算。 VD1 ~ VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，VD1 ~ VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在 -0.7 V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。 中间级起倒相放大作用，V2 集电极 C2 和发射极E2 同时输出两个逻辑电平相反的信号，分别驱动 V3和 V5。 RB、RC 和 V6 构成有源泄放电路，用以减小 V5管开关时间，从而提高门电路工作速度。 除V4外，采用了抗饱和三极管，用以提高门电路工作速度。V4不会工作于饱和状态，因此用普通三极管。

17. 微饱和 深度饱和 放大 截止 截止 V3 微饱和，V4 放大工作。 uY =5V-0.7V-0.7V=3.6V 电路输出为高电平。 (二)TTL 与非门的工作原理 • 输入端有一个或数个为 低电平时，输出高电平。 VD1 ~ VD3 在正常信号输 入时不工作，因此下面的分 析中不予考虑。RB、RC 和 V6 所构成的有源泄放电路的 作用是提高开关速度，它们 不影响与非门的逻辑功能， 因此下面的工作原理分析中 也不予考虑。 输入低电平端对应的发射结导通，uB1= 0.7 V + 0.3 V = 1 V 1 V 5 V V1管其他发射结因反偏而截止。 0.3 V 3.6 V 3.6 V 这时 V2、V5 截止。 V2 截止使 V1 集电极等效电阻很大，使 IB1 >> IB1(sat) ，V1 深度饱和。 因为抗饱和三极管 V1的集电结导通电压为 0.4 V，而 V2、V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2、V5 发射结导通，必须 uB1 ≥ 1.8 V。 V2 截止使 uC2 VCC = 5 V， 因此，输入有低电平时，输出为高电平。

18. 导通 截止 饱和 饱 和 综上所述,该电路实现了与非逻辑功能,即 2.TTL与非门的工作原理 • 输入均为高电平时，输出低电平 VCC 经R1 使V1 集电结和V2、V5 发射结导通，使uB1 = 1.8 V。 1.8 V 因此，V1 发射结反偏而集电极正偏，称处于倒置放大状态。 1 V 倒置放大 3.6 V 3.6 V 3.6 V 0.3 V 这时 V2、V5 饱和。 深 uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V 使 V3 导通，而 V4 截止。 V4 截止使 V5 的等效集电极电阻很大，使 IB5 >> IB5(sat) ，因此 V5 深度饱和。 注意 TTL 电路输入端悬空时相当于输入高电平。 uY = UCE5(sat)  0.3 V 输出为低电平 因此，输入均为高电平时，输出为低电平。

19. 截止区：与非门处于关门状态。 uO/V uO/V UOH UOH A A B B 3.6 3.6 3.0 3.0 转折区 2.0 2.0 1.0 1.0 UOL UOL C C D D 0.3 0.3 0 0 uI/V uI/V 1.0 1.0 2.0 2.0 电压传输特性测试电路 电压传输特性测试电路 STTL与非门电压传输特性曲线 STTL与非门电压传输特性曲线 饱和区：与非门处于开门状态。 (三) TTL 与非门的外特性及主要参数 1.电压传输特性和噪声容限 输出电压随输入电压变化的特性 uI 较小时工作于AB 段，这时 V2、V5 截止，V3、V4 导通，输出恒为高电平，UOH  3.6V，称与非门工作在截止区或处于关门状态。 uI 较大时工作于 BC 段，这时 V2、V5 工作于放大区， uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。 uI 很大时工作于 CD 段，这时 V2、V5 饱和，输出恒为低电平，UOL 0.3V，称与非门工作在饱和区或处于开门状态。

20. uO/V UOH A B 3.6 3.0 2.0 1.0 UOL C D 0.3 0 uI/V 1.0 2.0 电压传输特性曲线 标准高电平 USH 有关参数 当 uO ≥USH 时，则认为输出高电平，通常取 USH = 3 V。 USH = 3V 标准低电平 USL 当 uO ≤USL 时，则认为输出低电平，通常取 USL = 0.3 V。 关门电平 UOFF USL = 0.3V 保证输出不小于标准高电平USH 时,允许的输入低电平的最大值。 UOFF UON UTH 开门电平 UON 近似分析时认为： uI > UTH，则与非门开通， 输出低电平UOL； uI < UTH，则与非门关闭， 输出高电平UOH。 保证输出不高于标准低电平USL 时,允许的输入高电平的最小值。 下面介绍与电压传输特性有关的主要参数： 阈值电压 UTH 转折区中点对应的输入电压，又称门槛电平。

21. 输入低电平噪声容限 UNL 输入高电平噪声容限 UNH 　　输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。 　　噪声容限越大，抗干扰能力越强。 　　指输入低电平时，允许的最大正向噪声电压。UNL = UOFF – UIL 　　指输入高电平时，允许的最大负向噪声电压。UNH = UIH – UON

22. uI /V N 1.1 UOFF UOFF F 0 ROFF RON ROFF RON R1/k 输入负载特性曲线 输入负载特性测试电路 2.输入负载特性 ROFF 称关门电阻。RI < ROFF 时，相应输入端相 当于输入低电平。对 STTL 系列，ROFF  700 。 RON 称开门电阻。RI > RON 时，相应输入端相当于输入高电平。对 STTL 系列，RON  2.1 k。

23. [例] 下图中，已知 ROFF  800 ，RON  3 k，试对应 输入波形定性画出TTL与非门的输出波形。 A 3.6 V 0.3 V O t Ya (a) (b) UOH O t Yb O t 逻辑1 逻辑0 解：图(a)中，RI = 300 < ROFF  800  相应输入端相当于输入低电平，也即相当于输入逻辑 0 。 不同 TTL 系列， RON、ROFF 不同。 因此 Ya 输出恒为高电平 UOH 。 图(b)中，RI = 5.1 k > RON  3 k 相应输入端相当于输入高电平，也即相当于输入逻辑 1 。 因此，可画出波形如图所示。

24. 灌电流负载 　　通常按照负载电流的流向将与非门负载分为 拉电流负载 IOL 负载电流流入驱动门 IOH 负载电流流出驱动门 3. 负载能力 　　负载电流流入与非门的输出端。 　　负载电流从与非门的输出端流向外负载。 灌电流负载 输出为低电平 输入均为高电平 拉电流负载 输出为高电平 输入有低电平 不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。 实用中常用扇出系数 NOL 表示电路负载能力。 门电路输出低电平时允许带同类门电路的个数。

25. 0.5 UIm 输入信号 UIm 0.5 UIm 输出信号 0.5 UOm UOm 0.5 UOm 4.传输延迟时间 tPHL tPLH 输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。 由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。 输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。 平均传输延迟时间 tpd tpd 越小，则门电路开关速度越高，工作频率越高。

26. 5.功耗-延迟积 　　性能优越的门电路应具有功耗低、工作速度高的 特点，然而这两者矛盾。 　　常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称 功耗– 延迟积)来综合评价门电路的性能，即 M = P tpd M 又称品质因素，值越小，说明综合性能越好。

27. OC门 (一)集电极开路与非门 二、其他功能的TTL 门电路 1.电路、逻辑符号和工作原理 工作原理 　　输入都为高电平时，V2 和 V5 饱和导通，输出为低电平 UOL 0.3 V 。 　　输入有低电平时，V2和 V5 截止，输出为高电平 UOH VC 。 因此具有与非功能。 常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，TTL 与非门的上述特性对这些门电路大多适用。 即 Open collector gate，简称OC 门。  VC 可以等于 VCC也可不等于 VCC 使用时需外接 上拉电阻 RL

28. Y 2.应用 (1)实现线与 　　两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 · Y2。 注意 　　只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。

29. 解：为保证电路正常工作，应满足 (2)驱动显示器和继电器等 [例] 下图为用OC 门驱动发光二极管 LED 的显示电路。 已知 LED 的正向导通压降 UF = 2V，正向工作电流 IF = 10 mA，为保证电路正常工作，试确定 RC 的值。 分析： 　　该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。 要使 LED 发光，应满足IRc IF = 10 mA。 因此　　　　　　RC = 270 

30. VDD VDD +5 V RL RL TTL CMOS (3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。 OC 门的 UOL  0.3V，UOH VDD，正好符合 CMOS 电路 UIH VDD，UIL  0的要求。

31. EN = 0 时，P = 1，VD 截止 电路等效为一个输入为 A、B 和1 的 TTL 与非门。 Y = AB EN = 1 时，P = 0，uP = 0.3V 三态输出与非门电路 Y=AB (二)三态输出门 1.电路、逻辑符号和工作原理 工作原理 即 Tri-State Logic 门，简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。 1V 截止 1V 导通 这时 VD 导通，使 uC2 = 0.3 V + 0.7 V = 1 V，使 V4 截止。 截止 Z 另一方面，V1 导通， uB1 = 0.3V + 0.7V = 1V, V2、V5 截止。 导通 截止 1 0 0.3V 截止 　　这时，从输出端 Y看进去，对地和对电源 VCC 都相当于开路，输出端呈现高阻态，相当于输出端开路。 1 0

32. 当 EN = 0 时，Y = AB， 三态门处于工作态； 当 EN = 1 时，三态门输出呈现高阻态，又称禁止态。 EN 称使能信号或控制信号，A、B 称数据信号。 　　只有当使能信号 EN = 0 时才允许三态门工作，故称 EN 低电平有效。 (二)三态输出门 1.电路、逻辑符号和工作原理 综上所述，可见：

33. 使能端的两种控制方式 使能端高电平有效 使能端低电平有效 EN 功能表 EN Y 0 AB 功能表 1 Z EN Y 1 AB 0 Z EN 即 Enable

34. (1)构成单向总线 总线 　　任何时刻 EN1、EN2、EN3 中只能有一个为有效电平，使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。 2.应用

35. DO DO 工作 工作 高阻态 DO DO DO DO EN = 0 时，总线上的数据 DI经反相后在 G2 输出端输出。 EN = 1 时，数据 DO 经 G1 反相后传送到总线上。 EN = 1 时，数据 DO 经 G1 反相后传送到总线上。 DO/DI DO/DI DO/DI DO/DI 1 1 0 高阻态 高阻态 工作 DI DI DI DI DI 1 1 0 (2)构成双向总线

36. 三、TTL 集成门应用要点 CT54 系列 CT74 系列 1. 各系列TTL 集成门的比较与选用 按工作温度和电源允许变化范围不同分为 TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门? 用于民品 用于军品 　　具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。

37. CT74S 系列 (即肖特基TTL 简称 STTL) CT74AS 系列 (即先进肖特基TTL 简称 ASTTL) CT74H 系列(即高速 TTL简称 HTTL) CT74L 系列 (即低功耗 TTL 简称 LTTL) CT74LS 系列 (即低功耗肖特基TTL 简称 LSTTL) CT74ALS 系列 (即先进低功耗肖特基TTL 简称 LSTTL) 按平均传输延迟时间和平均功耗不同分 CT74 系列(即标准 TTL ) 向高速 发展 措施： (1)采用 SBD 和抗饱和三极管； (2)采用有源泄放电路； (3)减小电路中的电阻值。 向低功 耗发展 措施：增大电阻值 向减小 功耗 - 延迟积 发展 　　其中，LSTTL 系列综合性能优越、品种多、价格便宜； ALSTTL 系列性能优于 LSTTL，但品种少、价格较高，因此实用中多选用 LSTTL。

38. (2)不同系列 TTL 中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速度(平均传输延迟时间 tpd )和平均功耗不同。实际使用时， 高速门电路可以替换低速的；反之则不行。 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 例如 xx74xx00 引脚图 集成门的选用要点 (1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。 双列直插 14 引脚 四2输入与非门 实 物 图 片

39. 2.TTL 集成逻辑门的使用要点 74 系列应满足 5 V  5% 。 (1)电源电压用+ 5 V， (2)输出端的连接 普通 TTL 门输出端不允许直接并联使用。 三态输出门的输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输出端和 电源 VCC 之间应接负载电阻 RL。 输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。

40. 3.多余输入端的处理 与门和与非门的多余输入端接逻辑1 或者与有用输入端并接。 接VCC 通过1 ~ 10 k 电阻接VCC 与有用输入端并接 TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。

41. 或门和或非门的多余输入端接逻辑0 或者与有用输入端并接

42. [例] 欲用下列电路实现非运算，试改错。 (ROFF  700 ，RON  2.1 k)

43. RC OC 门输出端需外接上拉电阻 解： Y = 1 Y = 0 510Ω 5.1kΩ RI > RON ，相应输入端为高电平。 RI < ROFF ，相应输入端为低电平。

44. 3.4CMOS 集成逻辑门 主要要求： 是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。 掌握 CMOS 反相器的电路、工作原理 和主要外特性。 了解 CMOS 与非门、或非门、开路门、 三态门和传输门的电路和逻辑功能。 了解 CMOS 数字集成电路的应用要点。

45. (一)电路基本结构 iD 时, 增强型 PMOS 管导通 时, 增强型 PMOS 管截止 - 增强型 PMOS 管 转移特性 VDD VDD VDD VDD 增强型 PMOS 管(负载管) uGSP S S S S + B VP B VP B VP B VP G G G G uGS UGS(th)P O NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。. iD uGSN > UGS(th)N 时，增强型 NMOS 管导通 uGSN < UGS(th)N 时，增强型 NMOS 管截止 构成互补对称结构 D D D D Y uO Y uO Y uO Y uO A uI A uI A uI A uI 增强型 NMOS 管 转移特性 D D D D VN B VN B VN B VN B O uGS UGS(th)N G G G G + 增强型 NMOS 管 (驱动管) uGSN S S S S - (一)电路基本结构 一、CMOS 反相器 UIL = 0 V，UIH = VDD 要求VDD > UGS(th)N +｜UGS(th)P｜且 UGS(th)N =｜UGS(th)P｜ UGS(th)P UGS(th)N 增强型 PMOS 管开启电压 增强型 NMOS 管开启电压

46. ◎ 输入为低电平，UIL = 0V 时， ◎ 输入为低电平 UIL = 0 V 时， uGSN = 0V < UGS(th)N ， uGSN = 0V < UGS(th)N ， VN 截止， VN 截止， - - VDD VDD uGSP uGSP S S + + uOVDD , 为高电平。 VP 导通， VP 导通， VP 衬底 B VP 衬底 B 导通 G G 截止 UIH =VDD UIL = 0V D D ◎ 输入为高电平 UIH = VDD 时， Y uO Y uO A uI A uI uGSN = VDD > UGS(th)N , VN 导通， D D VN 衬底 B VN 衬底 B 导通 截止 + + G G uGSN uGSN VP 截止， S S - - +VDD +VDD S S ROFFP RONP D D 导通电阻 RON << 截止电阻 ROFF uO uO D D RONN ROFFN S S (二)工作原理 uO VDD 为高电平。 uO 0 V ，为低电平。 可见该电路构成 CMOS 非门，又称 CMOS 反相器。 　　无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD  0。因此 CMOS 反相器静态功耗极微小。

47. 二、其他功能的CMOS 门电路 VDD 每个输入端对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管，PMOS 管为负载管。输入端与它们的栅极相连。 VPA VPB Y VNA A 与非门结构特点： 驱动管相串联， 负载管相并联。 VNB B (一)CMOS 与非门和或非门 1. CMOS 与非门

48. ◆当输入均为 高电平时： VDD VDD 驱动管均导通， 负载管均截止， 截止 截止 导通 输出为低电平。 0 VPA VPA VPB VPB ◆　当输入中有 低电平时： 1 Y Y 1 1 低电平输入端相对应的驱动管截止，负载管导通， VNA VNA 0 A A 导通 截止 输出为高电平。 VNB VNB B B 因此 Y = AB 导通 CMOS 与非门工作原理

49. VDD A VPA B VPB 或非门结构特点： 驱动管相并联， 负载管相串联。 Y VNB VNA 2. CMOS 或非门

50. Y=AB VDD1 构成与门 Y uO A 构成输出端开路的非门 uI B 漏极开路的CMOS与非门电路 (二)漏极开路的CMOS 门 简称 OD 门 需外接上拉电阻 RD 与OC 门相似，常用作驱动器、电平转换器和实现线与等。