以具有高峰值與谷值電流比之多值記憶器電路設計與應用

1. 以具有高峰值與谷值電流比之多值記憶器電路設計與應用以具有高峰值與谷值電流比之多值記憶器電路設計與應用 陳彥汶、甘廣宙、蔡澈雄 一、前言 負微分電阻(Negative Differential Resistance , NDR)元件在電流-電壓特性曲 線上具有負微分電阻的特性，如共振穿透二極體(Resonant Tunneling Diode ,RTD)、 隧道二極體(Tunneling Diode , TD)、甘恩二極體(Gunn Diode)、與共振穿透電晶體 (Resonant Tunneling Transistor , RTT)都是具有負微分電組特性的元件，這些元件 皆具有極快速(High-Speed)的切換時間(Switching Time)，即可在高頻(High- Frequency)下操作的優點。本實驗室是以金屬氧化半導體金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor , MOSFET)及異質接面電晶體 (Hetero-junction Bipolar Transistor , HBT)來構成的NDR等效電路，此電路可經由 調整NMOS的寬度或是改變Vgg電壓等參數值來獲得不同的負微分電組特性曲線，且 其PVCR (Ip/Iv)也比一般的RTD元件來的高，所以利用其負微分電組的特性我們可以 來實現多種電路。我們以MOS和BJT兩種元件組合所構成的NDR元件，如MOS-HBT- NDR。而此類型NDR元件分別有Λ型與N型，我們利用Λ型或N型NDR元件來進行類 比/數位轉換器、多值記憶器、基本邏輯電路、除頻器、與振盪器的電路設計與模擬。 三、多值記憶器電路 圖5為多值記憶器電路架構之電路圖，電路包含一個負載電阻R、並聯四組MOS- HBT-NDR元件為驅動電路和一個MOS讀寫電路。我們可以分別使用三種不同的方式來 求出我們所需要的五個穩態電壓值A、B、C、D、E，如圖6的load line分析圖所示。以下 將各個介紹三種不同方式的輸入與輸出的關係。 二、NDR電路結構與動作原理 A．Λ型MOS-HBT-NDR與動作原理 我們使用二個N通道的MOS電晶體與一個異質接面雙載子接面電晶體(HBT)所架構 出Λ型MOS-HBT-NDR元件。其等效電路如圖1所示。我們可以利用雙端電源電壓來控 制所得到的電流-電壓特性曲線。藉由調變元件的參數，以及適當的控制雙端電源電壓， 就可以由Vdd、Gnd端點量測到MOS-HBT-NDR特性曲線。如圖2所示。 其動作原理為mn1的gate端與drain端相接在一起其動作就像是一個非線性電阻，它 用來調變hbt的輸入base端電壓；而mn2的gate端連接到hbt的collector端，它的操作就像 個主動的開關。mn2的source端hbt的emitter端通通與基底連接在一起。 當mn1的drain端所接的Vgg給定一個大於mn1臨界電壓的固定正電壓，此時由於 Vdd電壓約為零導致hbt的B-C順偏，因為mn1的drain端與gate端相接在一起，動作如同 一導通的非線性電阻，這時mn1工作在飽和區且mn2不導通，當Vdd電壓逐漸加大(直到 hbt的B-C逆偏)但依舊小於mn2的導通電壓，此時產生了正電阻區。 當Vdd電壓持續上升至Vdd-Vt2>0時，mn2導通，此時hbt的Vbe電壓等於mn2的vds 壓，由於mn1和mn2分壓，使得mn2的vds電壓，即hbt的Vbe小於0.65伏特，此時hbt就 會截止並在這時產生了負電阻區。其MOS元件與HBT之操作狀態如表1。 B．N型MOS-HBT-NDR與動作原理 我們在Λ型MOS-HBT-NDR的電路上額外加上NMOS元件，使此NDR元件從Λ型變 成為N型，其等效電路圖如圖3所示。也就是把mn3的drain端與gate端與mn2的gate端連 接到hbt的collector端，mn3的操作就像個主動的開關。而N型MOS-HBT-NDR的I-V特性 曲線如圖4所示。表2為各元件的操作狀態表。 圖 6. 多值記憶器load line分析圖 圖 5. 多值記憶器架構圖 A.輸入不同準位的Vdd電壓 此方法是以輸入不同準位的Vdd電壓來控制輸出，所以我們並不需要使用到NMOS讀寫電路，因此可以先將MOS讀寫電路的Clock端接地使其截止。電路中之Vdd電壓我們給予多階層準位的電壓，如此可以產生多組的負載斜率，當我們Vdd電壓輸入3.3V時，負載曲線與多峰值曲線會有五個穩態點A、B、C、D、E相交，因此我們以此電壓作為基準電壓，如圖7所示。當Vdd電壓給予3.3V時會尋找最近的穩態點A。當Vdd電壓繼續上升時，負載線會上升跳過第一段正電阻區，只相交於第二段、第三段、第四段和第五段正電阻區，此時輸出為第二段正電阻區的穩態點B`，當Vdd電壓回到3.3V時，負載線會依此穩態點往回尋找最近的穩態點相交，所以此時輸出為第二段穩態點B。以此類推，我們可以依照所輸入的Vdd電壓準位來獲得五種不同的準位輸出A、B、C、D、E，如圖8所示。 圖 7. 多值記憶器load line分析圖 圖 8. 多值記憶器輸入與輸出圖 B.使用NMOS讀寫電路 此方法為我們必須在負載電路與驅動電路中加入的一個NMOS做為讀寫電路，在我們獲得穩態點之後(圖6)，我們再從電路中的NMOS讀寫電路將其穩態點A、B、C、D、E擷取出來。圖9為多值記憶器之輸入與輸出模擬電壓圖，在此我們輸入讀(clock)的信號為0V至3.5V的連續方波，寫(Vin)為0V至3.5V的鋸齒波，由圖中可以看出第一至第五階的電壓輸出A、B、C、D、E與load line(圖6)的交點是幾乎吻合的。 圖 1. Λ型等效電路 圖3. N型等效電路 圖 9. 多值記憶器輸入與輸出圖 C.分別控制Vgg電壓 此方法我們可以控制各個MOS-HBT-NDR元件的Vgg電壓，來使得load line(圖6)分別跟負載線相交到A、B、C、D、E各穩態點。同樣的利用此方法的話，我們並不需要使用到NMOS讀寫電路，因此可以先將MOS讀寫電路的Clock端接地使其截止。圖10、11為電路的輸入與輸出電壓模擬圖。由圖中可以看出第一至第五階的電壓輸出A、B、C、D、E與load line(圖6)的交點是幾乎吻合的。 圖 4. N型I-V特性曲線圖 圖 2. Λ型I-V特性曲線圖 表 1. Λ型各元件狀態 表 2. N型各元件狀態 圖 10. 多值記憶器輸入電壓模擬圖 圖 11. 多值記憶器輸出電壓模擬圖 四、結論 我們由本篇論文介紹多值記憶器後可以明瞭，利用NDR元件具有摺疊特性來設計，搭配不一樣的模擬輸出方式，使其能獲得不同的特性輸出，所以在設計上具有多種變化及彈性。而且我們所介紹的這些多值記憶器電路可依使用者所需要的結果，經由改變電路中的各種電壓值，以得到一階層、二階層、三階層、四階層或更高階層的多值輸出結果。並且跟傳統電路比較，可以大量減少電路所需的元件及減低電路的複雜度，極適合於體積體電路方面的應用。因此很容易被延伸來實現更多值的記憶電路。 SAT=Saturation ; TRI=Triode ; OFF=Cut off SAT=Saturation ; TRI=Triode ; OFF=Cut off ; LIN=Linear