1 / 45

第 12 章 组合逻辑电路

第 12 章 组合逻辑电路. 12.1 集成基本门电路. 12.2 集成复合门电路. 12.3 组合逻辑电路的分析. 12.4 组合逻辑电路的设计. 12.5 编码器. 12.6 译码器. * 12.7 通用阵列逻辑. 返回主页. 上一章. 下一章. ＋ U. A B F. F. A. B. A B. ≥1. A ＋ A = 1. F. 12.1 集成基本门电路. 一、或门电路. 真值表. F ＝ A ＋ B A ＋ 0 = A

kasia
Download Presentation

第 12 章 组合逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第 12 章 组合逻辑电路 12.1 集成基本门电路 12.2 集成复合门电路 12.3 组合逻辑电路的分析 12.4 组合逻辑电路的设计 12.5 编码器 12.6 译码器 * 12.7 通用阵列逻辑 返回主页 上一章 下一章

  2. ＋U A B F F A B A B ≥1 A＋A = 1 F 12.1 集成基本门电路 一、或门电路 真值表 F＝A＋B A＋0=A A＋1=1 A＋A=A 0 1 1 1 0 0 0 1 1 0 1 1 或运算 （逻辑加） 或逻辑和或门

  3. A B ≥1 F • 或门还可以起控制门的作用 信号输入端 信号控制端 当 B = 0时，F = A 门打开 当 B = 1时，F = 1门关闭

  4. Ω Ω Ω 1k 1k 30 例12.1.1 下图所示为一保险柜的防盗报警电路。 保险柜的两层门上各装有一个开关S1和S2。门关上时， 开关闭合。当任一层门打开时，报警灯亮，试说明该 电路的工作原理。 +5V ≥1 S1 S2 EL 例 12.1.2 的电路 结论：开关 S1 和 S2 任一个打开时，报警灯亮。

  5. ＋U A B F F A B A B & A · A = 0 F 二、 与门电路 真值表 F＝A·B A · 0=0 A · 1=A A · A=A 0 0 0 1 1 0 1 1 0 0 0 1 与运算 （逻辑乘） 与逻辑和与门

  6. A B & F • 与门也可以起控制门的作用 信号输入端 信号控制端 当 B =1时，F = A 门打开 当 B = 0时，F = 0门关闭

  7. ＋U 真值表 A F A F R 0 = 1 F = A 1 =0 1 A F A = A 三、 非门电路 0 1 1 0 非运算 （逻辑非） 图12.1.4 非逻辑和非门

  8. 12.2 集成复合门电路 CT1000 通用系列 CT2000 高速系列 TTL 电路 CT3000 CT4000 低功耗系列 CMOS 电路 CC0000 ~ CC4000

  9. A B F =A＋B A B ≥1 F 一、 或非门电路 真值表 F 0 0 0 1 1 0 1 1 1 0 0 0 或非门

  10. +U S A PMOS1 D S B PMOS2 F D D D NMOS1 NMOS2 S S • CMOS或非门原理电路 A = 0，B = 0， F = 1 PMOS1和 PMOS2导通 NMOS1和 NMOS2截止 A = 0，B = 1， F = 0 PMOS1和 NMOS2 导通 NMOS1和 PMOS2截止 A =1，B = 0， F = 0 NMOS1和 PMOS2 导通 PMOS1和 NMOS2 截止 A = 1，B = 1， F = 0 PMOS1和 PMOS2导通 图12.2.2 CMOS或非门 NMOS1和 NMOS2截止

  11. A B F =A ·B A B & F 二、 与非门电路 真值表 F 0 0 0 1 1 0 1 1 1 1 1 0 图12.2.3 与非门

  12. + 5 V RC3 RB1 RC2 T3 F 3.6V 0V T2 T1 A B T4 RE2 • TTL 与非门原理电路 A = 0，B = 0， A = 0，B = 1， A = 1，B = 0， T1 处于饱和状态 T3 导通 T2和 T4处于截止状态 F = 1 A = 1，B = 1， T1 和 T3 处于截止状态 T2 和 T4 处于饱和导通 TTL与非门 F = 0

  13. A B E & F E = 1 F = A · B E =0 F = A · B EN A B E & F EN 三、 三态与非门 逻辑功能: E = 0 F = Z E = 1 F = Z 逻辑符号

  14. & F F = A · A = A A F = A · B =A · B & & A B F & A B & F F = A · B =A + B & 例12.2.1 试利用与非门来组成非门、与门和或门。 解： (a) 非门 (b) 与门 (c) 或门

  15. 12.3 组合逻辑电路的分析 一、组合逻辑电路 由门电路组成的逻辑电路叫组合逻辑电路。 二、 分析步骤 • 由输入变量 (即 A 和 B ) 开始，逐级推导出 • 各个门电路的输出，最好将结果标明在图上。 (2) 利用逻辑代数对输出结果进行变换或化简。 三、逻辑代数简介 逻辑变量只取 0、1两个值。

  16. A · A = 0 A+A = 1 A = A 表12.3.1 逻辑代数的基本公式（1） A+ 0 = A A· 1 = A 自等律 A+ 1=1 A· 0= 0 0-1律 A+ A = A A· A = A 重叠律 互补律 复原律

  17. A + B = A · B A · B = A + B 表12.3.1 逻辑代数的基本公式（2） A+B = B+A A·B = B ·A 交换律 A+(B+C) = B+(C+A) = C+(A+B) A · (B·C) = B· (C·A)=C· (A·B) 结合律 A+(B · C) = (A+B) · (A+C) A· (B+C) = (A · B) + (A · C) 分配律 A+(A · B) = A A· (A+B) = A 吸收律 反演律 (摩根定律)

  18. A · AB AB A B A · AB · B · AB & & & & F A B F B · AB F = A· AB B· AB = A· AB＋B · AB = A ( A＋B )＋B ( A＋B ) = A B＋A B 例12.1 分析图示逻辑电路的功能。 异或门 真值表 0 0 0 1 1 0 1 1 0 1 1 0 解： =ＡＢ

  19. =1 A B F 1 F =1 F A B =1 A B = A B + A B F = A B + A B F1 = A  B • 异或门 • 同或门 =

  20. F =A ·B A B & F F =A＋B A B A B ≥1 & F F F = A 1 A F A B ≥1 F 表12.3.3 常用门电路的逻辑符号和逻辑表达式 或门 F = A＋B 与门 F = A·B 非门 或非门 与非门

  21. S +5V A B C D E F1  1 ABCDE  1 ABCDE 1 F2  F1 = 1· A B C D E F2 = 1· A B C D E 例12.3.1分析图示密码锁电路的密码。  1 1 1 1 1 1 0 1 0 1 1 1 0 0 0 1 1 0 0 0 1 0 0 1 1 0 解： = 1 —— 开锁信号。 =1 —— 报警信号。 密码为：1 0 1 0 1。

  22. AB F C 12.4 组合逻辑电路的设计 一、半加器 (1) 根据逻辑功能列出真值表 本位和 两个一位 二进制数 进位位 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1

  23. A =1 F = A B +A B ∑ F A B F C B CO & C (2) 根据真值表写出逻辑表达式 本位和 进位位C = AB =AB (3) 根据逻辑表达式画出逻辑电路 半加器

  24. ＋AiBiCi－1 AiBiCi-1 FiCi Fi= Ai BiCi－1 ＋AiBiCi－1 ＋AiBiCi－1 Ci = AiBiCi－1 ＋AiBiCi－1 二、 全加器 (1) 根据逻辑功能列出真值表 本位和 进位位 0 1 0 1 0 1 0 1 00 1 0 1 0 01 1 0 01 01 1 1 0 0 0 1 1 0 1 1 两个 n位二进 制数中的一位 ＋AiBiCi－1 ＋AiBiCi－1 (2) 根据真值表写出逻辑表达式

  25. ＋AiBiCi－1 = (AiBi＋AiBi ) Ci－1 ＋( AiBi＋AiBi ) Ci－1 ＋AiBiCi－1 Fi= Ai BiCi－1 ＋AiBiCi－1 ＋( Ai Bi ) Ci－1 = (Ai Bi ) Ci－1 ＋AiBiCi－1 ＋AiBiCi－1 Ci = AiBiCi－1 ＋AiBiCi－1 = ( Ai Bi ＋AiBi ) Ci－1 ＋AiBi ( Ci－1＋Ci－1 ) (3) 化简或变换逻辑式 = （AiBi）Ci－1 =Ai Bi Ci－1 = ( AiBi ) Ci－1 +AiBi

  26. ∑ Ci－1 ∑ ∑ Ai Bi Ci－1 CO Ai Fi Ci Bi CO CI CO 1 (4) 根据逻辑表达式画出逻辑电路 Fi=Ai Bi Ci－1 Ci = （AiBi）Ci－1 +AiBi (Ai Bi )Ci－１　 Fi Ci (Ai Bi )Ci－1 AiBi AiBi 全加器 全加器

  27. A1 B1 A3 B3 A2 B2 A4 B4 Σ Σ Σ C1 C4 C3 Σ C0 C2 CI CO CI CO CI CO CI CO F3 F1 F2 F4 • 四位全加器逻辑图： 4 位全加器逻辑图

  28. 12.5 编码器 • 可实现编码功能的组合逻辑电路。 控制信息 编码器 二进制代码 二进制编码器 普通编码器 编码器的分类 二-十进制编码器 优先编码器

  29. 高低电平信号 二进制代码 2n个 n位 编码器 一、普通编码器 • 每次只允许输入一个控制信息的编码器。 1. 二进制编码器 将输入信号编成二进制代码的电路。

  30. A0 A1 F1 二进 制编 码器 A2 A3 F2 F1F2 输入 当 n = 2 时，即为 4 线-2 线编码器： 四个需要 编码的信号 两位二 进制代码 4 线-2 线编码器 A0 0 0 0 1 1 0 11 A1 A2 A3

  31. 2. 二－十进制编码器（BCD 码） 十进制数 0 ~ 9：0000 ~ 1001 （8421 BCD 码） 例如十进制数 357 用二进制数表示为： 0011 0101 0111 7 5 3 键控二－十进制编码器: 输入端：十个按键 A0 ~ A9 输出端：F1 ~ F4

  32. F1= A1A3A5A7A9 F2= A2A3A6A7 F3= A4A5A 6A7 F4= A8A9 表12.5.2 编码器真值表 编码器表达式 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1

  33. +5V 1kΩ×10 & G4 F4 & G3 F3 & G2 F2 & G1 F1 ≥1 G5 & G6 EL S A0 A1 A2 A3 A5 A6 A7 A8 A9 A4 编码器电路

  34. S = A0· F1+F2+F3+F4= A0+ F1+F2+F3+F4 当所有键都未按下时，输出 0000 当 A0 键按下时，输出 0000 区分： 当有键按下时， S = 1灯亮 当所有键未按下时，S = 0灯不亮

  35. 二、优先权编码器 表12.5.2 优先权编码器真值表 • 如果同时有多 • 个信号输入， • 输出的是数码 • 大的输入信号 • 对应的代码。 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 Ø 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 ØØ0 1 1 1 1 1 1 1 0 1 1 Ø ØØ 0 1 1 1 1 1 Ø ØØØ 0 1 1 1 1 1 0 1 0 1 0 0 1 ØØØØØ 0 1 1 1 ØØØ ØØ Ø0 1 1 1 0 0 0 ØØØ ØØ ØØ 0 1 0 1 1 1 ØØØ ØØ ØØØ0 0 1 1 0

  36. 12.6 译码器 将具有特定含义的二进制代码变换成一定 的输出信号，以表示二进制代码的原意，这一 过程称为译码。 实现译码功能的组合电路为译码器。 按其编码时的原意翻译成 对应的信号输出 二进制数代码 译码器 一、 二进制译码器 n 位二进制代码输入 2n 种输出 2n 种状态

  37. 1 F4 F3 F2 F1     F1＝ EA2Ａ1 1 A2 1 E A1A2 F1F2 F3F4 F2＝ EA2Ａ1 1 0 1 F3＝ EA2Ａ1 A1 1 F4＝ EA2Ａ1 E 1 =E+A1+A2 n = 2 时即为 2线－4 线译码器： 功 能 表 ØØ 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 低电平译码 译码器电路 =E+A1+A2

  38. a b c d e f g f g a b a b f g ＋UCC c e d a b c d e f g e d c h 二、 显示译码器 1. 数码显示器 共 阴 极 共 阳 极 LED 显示器的两种接法

  39. 二、 显示译码器 表12.6.2 显示译码器功能表 输 入 输 出 显 示 A4 A3 A2 A1a b c d e f g 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 2 3 4 5 6 7 8 9

  40. +UCC a b c d e f g 显示 译码器 A4 A3 A2 A1 BCD 码 输 入 LED显示器 • 显示译码器的联接图 显示译码器

  41. A B C & F A B C ABC ≥1 ≥1 A B & F F F * 12.7 可编程逻辑器件 —— 与门 实现与运算 与门阵列 PLD —— 或门 实现或运算 或门阵列 • 与门和或门通常改用示意符号表示。 或门的示意画法

  42. A4 A3 A2 A1 & & & & & & & & & & & & & & & & ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ≥1 ≥1 ≥1 ≥1 F1 F2 F3 F4 与门阵列和或门阵列

  43. ＋AiBiCi－1 ＋AiBiCi－1 Fi= Ai BiCi－1 ＋AiBiCi－1 ＋AiBiCi－1 ＋AiBiCi－1 Ci = AiBiCi－1 ＋AiBiCi－1 加法器的逻辑表达式: 输出 F1和F2 就是上述 Fi 和 Ci 的表达式。 • 电路的功能：加法器。 PLD 不但可以实现组合逻辑电路的功能， 而且可以实现时序逻辑电路的功能。

  44. 现场可编程逻辑阵列FPLA 可编程阵列逻辑PAL 通用阵列逻辑GAL PLD分类 可擦除的可编程逻辑阵列EPLA 现场可编程门阵列FPGA 在系统可编程逻辑器件ISP-PLD

  45. 第 12 章 结 束 返回主页 上一章 下一章

More Related