1 / 73

电子技术

电子技术. 数字电路部分. 第五章 时序逻辑电路. 第五章 时序逻辑电路. §5.1 概述. §5.2 寄存器. §5.3 计数器的分析. §5.4 计数器的设计. §5.5 计数器的应用举例. §5.1 概述. X. Z. 组合逻辑电路. Y. W. 存储功能. 时序逻辑电路的特点. 在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，简称 时序电路 。. 时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。. §5.2 寄存器. Q 3.

keane-byers
Download Presentation

电子技术

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 电子技术 数字电路部分 第五章 时序逻辑电路

  2. 第五章 时序逻辑电路 §5.1 概述 §5.2 寄存器 §5.3 计数器的分析 §5.4 计数器的设计 §5.5 计数器的应用举例

  3. §5.1 概述 . . X Z . . . . 组合逻辑电路 Y . . . . . . W 存储功能 时序逻辑电路的特点 在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。 时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。

  4. §5.2 寄存器 Q3 Q1 Q2 Q0 & & & & 取数脉冲 接收脉冲 CLR ( CP ) A0 A2 A1 A3 Q Q Q Q Q Q Q Q D D D D 寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。 5.2.1 数码寄存器 四位数码寄存器

  5. Q3 Q1 Q2 Q0 & & & & 取数脉冲 接收脉冲 CLR ( CP ) A0 A2 A1 A3 工作过程：接收脉冲到达后 将待存数据送至各D触发器 取数脉冲加入后将所存数据送出。 Q Q Q Q Q Q Q Q D D D D A0--A3：待存数据 Q0--Q3：输出数据

  6. 双向 右移 左移 移位 寄存器 寄存器 寄存器 (a) (b) (c) 5.2.2 移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：

  7. FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF 根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构： 串入－串出 串入－并出 并入－串出 并入－并出

  8. 数 据 预 置 存数脉冲 A2 A0 A3 A1 & & & & LOAD SD SD Q Q Q Q D D D D 串行输出 串行输出 0 0 Q Q D D1 Q D Q D 2 2 0 0 3 3 1 1 Q Q Q Q Q Q Q Q 清零脉冲 CP CP RD 移位脉冲 移位脉冲 CLR 四位并入 - 串出的左移寄存器 下面将重点讨论 兰颜色的 那部分电路的工作原理。 设A3A2A1A0＝ 1011，在存数脉冲作用下，并行输入数据，使 Q3Q2Q1Q0＝ 1011 。

  9. 串行输出 0 Q3 D0 D3 D1 Q2 Q1 Q0 D2 Q3Q2Q1Q0 D3D2D1D0 Q3 Q0 Q2 Q1 CP 移位脉冲 左移过程 并入初态 Q3Q2Q1Q0＝ 1011 0 1 1 0 1 0 1 1 D0＝ 0 1 1 0 0 0 1 1 0 D1 ＝ Q0 1 1 0 0 1 0 0 0 D2 ＝ Q1 0 0 0 0 1 0 0 0 D3 ＝ Q2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

  10. 串行输出 0 Q3 D0 D3 D1 Q2 Q1 Q0 D2 Q3Q2Q1Q0 D3D2D1D0 Q3 Q0 Q2 Q1 CP CP 0 1 1 0 1 0 1 1 Q0 0 0 0 1 0 0 移位脉冲 1 1 0 0 0 1 1 0 1 1 0 0 1 0 0 0 0 Q1 0 1 0 0 1 0 0 0 0 1 0 0 0 Q2 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 Q3 0 1 1 1 0 0 0 0 0 0 0 0 并入初态Q3Q2Q1Q0＝ 1011 用波形图表示如下：

  11. D0＝ L D1 ＝ Q0 L 串行输出 串行 输入 Q3 D0 D3 D1 Q2 Q1 Q0 D2 D2 ＝ Q1 Q3 Q0 Q2 Q1 D3 ＝ Q2 CP 移位脉冲 四位串入 - 串出的左移寄存器： “L”即需左移的输入数据. 数据由Q3 串行输出

  12. R 串行输出 串行 输入 D Q3 D Q1 Q0 D Q2 D Q Q Q Q CP 移位脉冲 D3 ＝ R D2 ＝ Q3 D1 ＝ Q2 D0 ＝ Q1 四位串入 - 串出的右移寄存器： “R”即需右移的输入数据 数据由Q0 串行输出

  13. D0 = SL ＋ SQ1 D0＝ L D1 = SQ0＋ SQ2 D1 ＝ Q0 D3 ＝ R D2 ＝ Q1 D2 = SQ1＋ SQ3 D2 ＝ Q3 D3 ＝ Q2 D3 = SQ2＋ SR 左移 右移 D1 ＝ Q2 双向移 D0 ＝ Q1 双向移位寄存器 构成原理：既能左移又能右移。 给移位寄存器设置一个控制端如S，令S＝0 时左移；S＝1时右移即可。 集成组件74LS194就是这样的多功能移位寄存器。

  14. QA QC S1 QB VCC QD S0 CP 9 16 14 12 10 11 15 13 S1 QB QD CP QA QC 74LS194 S0 CLR C A D R B L 1 8 4 6 2 7 3 5 A GND D R B CLR L C 工作方式 控制 右移串行输入 左移串行输入 并行输入

  15. QA QC S1 QB VCC QD S0 CP 9 16 14 12 10 11 15 13 S1 QB QD CP QA QC 74LS194 S0 CLR C A D R B L 1 8 4 6 2 7 3 5 A GND D R B CLR L C CP CLR S1 S0 功 能 直接清零 0 1 0 0 保 持 1 0 1 右移(从QA向右移动) 左移(从QD向左移动) 1 1 0 1 1 并入 1

  16. 数据传送方式 D6 D5 并行输入 变换电路 D4 串行输出 D3 D2 D1 D0 5.2.3 寄存器应用举例 例：数据传送方式变换电路 (1) 因为有7位并行输入，故需使用两片74LS194； 1.实现方法: (2) 用最高位QD2作为它的串行输出端。

  17. & G1 +5V 串行输出 G2 S0 QA1 QD1 QB1 S0 QA2 QD2 QC1 QB2 QC2 & S1 S1 74LS194 (1) 74LS194 (2) 启动脉冲 CP1 CP2 R1 A1 D1 C1 B1 B2 A2 D2 R2 C2 CP 移位脉冲 D0 D5 D2 D4 D1 D6 D3 +5V 并 行 输 入 2.具体电路:

  18. 寄存器各输出端状态 CP 寄存器工作方式 QA1QB1QC1QD1QA2QB2QC2 QD2 0 D0 D1 D2 D3 D4 D5 D6 并行输入 ( S1S0=11) 1 0 D0 D1 D2 D3 D4 D5 右移 ( S1S0=01) 1 1 0 D0 D1 D2 D3 D4 右移 ( S1S0=01) 1 1 1 0 D0 D1 D2 D3 右移 ( S1S0=01) 1 1 1 1 0 D0 D1 D2 右移 ( S1S0=01) 1 1 1 1 1 0 D0 D1 右移 ( S1S0=01) 1 1 1 1 1 1 0 D0 并行输入 ( S1S0=11) 3.工作效果: 提醒：在电路中，“右移输入”端接 ＋5V。

  19. §5.3 计数器的分析 5.3.1 计数器的功能和分类 1. 计数器的功能 记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。 2. 计数器的分类 同步计数器和异步计数器。 加法计数器、减法计数器和可逆计数器。 有时也用计数器的计数循环规律(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。

  20. D0 D1 D2 Q0 Q2 Q1 CP 计数脉冲 Q0 Q2 Q1 5.3.2 异步计数器的分析 在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。 例1. 三位二进制异步加法计数器。

  21. Q2Q1Q0 0 0 0 0 1 D2 D1 D0 Q2 Q0 Q1 CP 计数脉冲 Q2 Q0 Q1 1010101010 0 0 0 1 0 1 结论： 1. 各触发器间时钟不一致， 所以称异步计数器； 2. Q2Q1Q0各位间为二进制关系； 3. 计数从000开始到111结束，然 后循环，所以称加法计数。 （或上叫上行计数） 1 0 1 0 1 1 1 1 0 0 0 0 0 1

  22. 异步计数器的优缺点： 优点：电路简单、可靠 缺点：速度慢 思考题： 试画出三位二进制异步减法计数器的电路图，并分析其工作过程。

  23. 在同步计数器中，各个触发器都受同一时钟脉冲 输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。 & Q2 J0 Q0 J1 Q1 J2 CP Q1 K0 K1 Q2 K2 Q0 计数脉冲 5.3.3 同步计数器的分析 例2. 三位二进制同步加法计数器

  24. CP 三位二进制同步加法计数器 & Q2 J0 Q0 J1 Q1 J2 Q1 K0 K1 Q2 K2 Q0 计数脉冲 分析步骤: 1. 先列写控制端的逻辑表达式： J2 = K2 = Q1 Q0 J1 = K1 = Q0 J0 = K0 = 1 Q0： 来一个CP，翻转一次； Q1：当Q0＝1时，可随CP翻转； Q2：只有当Q1Q0＝11时，才能随CP翻转。

  25. 原状态 控 制 端 下状态 , , , CP Q2 Q1 Q0 J2＝ K2＝ J1＝ K1＝ J0＝1 K0＝1 Q2 Q1 Q0 Q1Q0 Q1Q0 Q0 Q0 2. 列写状态转换表，分析其状态转换过程。 1 0 0 0 0 0 0 0 1 1 0 0 1 2 0 0 1 0 0 1 1 1 1 0 1 0 3 0 1 0 0 0 0 0 1 1 0 1 1 4 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0

  26. CP Q0 Q1 Q2 3. 用波形图显示状态转换关系 注意：各触发器均在CP的下降沿翻转。

  27. CP 三位二进制同步加法计数器 & Q2 J0 Q0 J1 Q1 J2 Q1 K0 K1 Q2 K2 Q0 计数脉冲 思考题： 根据以上分析思路，试设计一个四位二进制同步加法计数器电路，并检验其正确性。

  28. Q2 J0 Q0 J1 Q1 J2 计数脉冲 Q0 Q1 K1 Q2 K2 K0 CP J0 = Q2， K0＝ 1 5.3.4 任意进制计数器的分析 1. 写出控制端的逻辑表达式： J2 = Q1 Q0 ， K2＝ 1 J1 = K1＝ 1

  29. Q2 J0 Q0 J1 Q1 J2 计数脉冲 Q0 Q1 K1 Q2 K2 K0 CP 原状态 控 制 端 下状态 , , , CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q2 Q1Q0 1 1 1 1 2. 列写状态转换表，分析其状态转换过程： 1 0 0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 1 4 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0

  30. Q2 J0 Q0 J1 Q1 J2 计数脉冲 Q0 Q1 K1 Q2 K2 K0 CP 结论： （1）电路计数循环由000到100，所为五进 制加法计数器。 （2）各触发器间CP不一致，所以为异步计 数。 3. 还可以用波形图显示状态转换表( 略 )

  31. 原状态 控 制 端 下状态 , , , CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q2 Q1Q0 1 1 1 1 4. 检验其能否自动启动 ？ 另有三种状态111、110、101不在计数循环内，如果这些状态经若干个时钟脉冲后，能够进入计数循环，称为能够自行启动。 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 结论： 经检验，可以自动启动。

  32. 0 0 1 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 0 1 1 1 0 0 5. 状态转换图

  33. §5.4 计数器的设计 计数器的设计方法很多，可分为两类：一是根据要求用触发器( Flop-Flip)构成，再就是利用具有特定功能的中规模集成组件适当连接而成。 5.4.1 利用触发器设计计数电路 举例说明其设计步骤： 数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组循环通电，其顺序为： A  AB B BC C CA A 试设计一个电路实现之。

  34. 设计步骤如下： (1) 根据任务要求，确定计数器的模数和所需的触发器个数。 这个任务所需计数器的模数为 6 （A、AB、B、BC、C、CA），触发器的个数为 3 。 (2) 确定触发器的类型。 最常用的触发器有 D触发器和JK触发器，本任务中选用JK触发器。

  35. 001 010 011 110 101 100 (3) 列写状态转换表或转换图。 用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。 以QCQBQA 为序排列：

  36. JK触发器的功能表 JK触发器的驱动表 Q N Q N+1 J K J K Q N Q N+1 (4) 根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。 0 0 0 0 0 0 1 1 0 0 0 X 0 1 0 0 0 1 1 X 0 1 1 0 1 0 X 1 1 0 0 1 1 0 1 1 1 1 X 0 1 1 0 1 1 1 1 0 注意：“X”即可“0”可“1”。

  37. 原 状 态 下 状 态 对各控制端的电平要求 , , , QC QB QA QC QB QA JC KC JB KB JA KA 0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0 X 1 0 1 0 1 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0 X X 0 步进电动机绕组通电激励表

  38. JC = QA KC = QA JB = QC KB = QC JA = QB KA = QB SD QC QB JC JA QA JB QA KA QB KB QC KC RD RD 预置数 计数脉冲CP (5) 写出各个控制端的逻辑表达式： (6) 画出计数器的逻辑电路图。

  39. (7) 检验该计数电路能否自动启动。 本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两 个未利用，因此需要检验一下，若不能自行启动，电路要进行修改。 （检验过程请自行分析）

  40. 5.4.2 利用集成组件设计计数电路 1. 二 - 五 - 十进制计数器 74LS90 (1) 74LS90的介绍 74LS90 内部含有两个独立的 计数电路：一个是模 2 计数器(CPA为其时钟，QA为其输出端)，另一个是模 5 计数器(CPB为其时钟，QDQCQB为其输出端)。 外部时钟CP是先送到CPA还 是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。

  41. QB QA QD QC QB QA QD QC J J J J QD K K K K CPB CPA R 9(1) R 0(1) R 0(2) R 9(2) 74LS 90原理电路图

  42. QA QC QD CPA QB NC GND 14 11 9 13 10 8 12 QA QD QB QC CPA 74LS90 R 9(2) CPB R 0(2) R 9(1) R 0(1) 1 4 7 2 5 3 6 CPB R 0(2) R 9(2) VCC R 9(1) NC R 0(1) 74LS 90管脚分布图

  43. R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 计数状态 X 0 0 X X 0 X 0 QA QD QB QC CPA 74LS90 R 0(2) R 9(2) CPB R 9(1) R 0(1) 74LS 90功能表

  44. R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 计数状态 X 0 0 X X 0 X 0 74LS 90功能表 归纳： 1. 74LS 90在“计数状态”或“清零状态”时，均要求R 9(1)和R 9(2)中至少一个必须为“0”。 2. 只有在R 0(1)和R 0(2)同时为 “1”时，才能进入“清零状态”。

  45. 十进 制数 QD QC QB CPB QA QD QC QB CPB QA 0 0 0 0 0 QD 0 0 0 1 1 0 0 0 0 QA CP 0 0 1 0 2 0 0 0 1 QC 2 CPA CPB 0 0 1 1 3 5 0 0 1 0 QB 0 1 0 0 4 0 0 1 1 0 1 0 1 5 0 1 0 0 QD QC QB 0 1 1 0 6 0 1 0 1 0 0 0 0 1 1 1 7 0 1 1 0 0 0 1 1 0 0 0 8 0 1 1 1 0 1 0 1 0 0 1 9 1 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 连接方法1 结论：上述连接方式形成 8421 码。

  46. 十进 制数 QA QD QC QB CPA QA QD QC QB CPA QA QD 0 0 0 0 0 0 0 0 0 2 CPA QC CP 0 0 0 1 0 0 0 1 1 CPB 5 0 0 1 0 0 0 1 0 2 QB 0 0 1 1 0 0 1 1 3 0 1 0 0 0 1 0 0 4 QD QC QB 1 0 0 0 1 0 0 0 5 0 0 0 1 0 0 1 1 0 0 1 6 0 0 1 1 0 1 0 1 0 1 0 7 0 1 0 1 0 1 1 1 0 1 1 8 0 1 1 1 1 0 0 1 1 0 0 9 1 0 0 00 0 0 00 0 0 0 连接方法2 结论：上述连接方式形成5421 码。

  47. QD QC QB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 QA QD QB QC CPA 0 1 0 0 74LS90 0 1 0 1 R 0(2) R 9(2) CPB R 9(1) R 0(1) 用0110状态直接清零即可。 R 0(1) = QB 即令： R 0(2) = QC 例1. 按8421码构成 六进制计数器。 (2) 74LS90的应用 CP 0 1 1 0 0 0 0 0 说明：0110状态非常短暂，不能算在计数循环中。

  48. CP QA QD QB QC CPA 74LS90 CPB R 9(2) R 0(2) R 0(1) R 9(1) 讨论： 下述接法行不行 ? 错在何处 ? 警示：切切不可将输出端相互短路 ！！

  49. CP & QA QD QB QC 74LS90 CPA R 0(2) R 9(2) CPB R 9(1) R 0(1) 这样接是正确的

  50. 十进 制数 QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 例2. 用两片74LS 90按8421码构成 36进制计数器。 分析：1. 如何解决片间 进位问题 ？ 从右面的状态转换表 中可以看到：每片7490最多可计10个数。构成36进制需两片7490，其中个位片的 QD可以给十位片提供计数脉冲信号。

More Related